一种tft阵列基板及显示装置制造方法
【专利摘要】本发明公开了一种TFT阵列基板及显示装置，包括：多条栅线和多条数据线，且所述栅线与所述数据线绝缘交叉；所述栅线和所述数据线围设而成多个呈阵列分布的像素单元，所述像素单元包括漏极、像素电极和公共电极，像素电极和公共电极形成电场，所述多个像素单元包括多个第一像素单元和多个第二像素单元；其中，相邻两个像素单元的电场方向相反。本发明实施例能提高显示效果和显示品质。
【专利说明】—种TFT阵列基板及显示装置
【技术领域】
[0001]本发明涉及显示【技术领域】，尤其涉及一种TFT阵列基板及显示装置。
【背景技术】
[0002]薄膜晶体管(Thin Film Transistor, TFT)阵列基板被广泛应用显示装置中，但是，实际使用中，发现TFT阵列基板及显示装置存在显示效果不良或显示效果下降的问题。
【发明内容】
[0003]有鉴于此，本发明实施例提供了一种TFT阵列基板及显示装置。
[0004]一种TFT阵列基板，包括:多条栅线和多条数据线，且所述栅线与所述数据线绝缘交叉；所述栅线和所述数据线围设而成多个呈阵列分布的像素单元，所述像素单元包括漏极、像素电极和公共电极，像素电极和公共电极形成电场，所述多个像素单元包括多个第一像素单元和多个第二像素单元；其中，相邻两个像素单元的电场方向相反。
[0005]一种显示装置，包括如上所述的TFT阵列基板。
[0006]本发明实施例至少能达到以下的有益效果之一:
[0007]在本发明实施例中，通过在阵列基板中设置多个第一像素单元和第二像素单元，并根据驱动反转方式的不同选择合适的排列方式，使得在加载相应驱动反转的工作电压时，相邻像素单元的电场方向是相反的，从而，使得各像素单元的显示亮度是均衡的，提高了显示效果和显示品质。同时，选择在数据线上方制备第二像素单元的第二过孔，并通过该第二过孔将第一像素单元的公共电极与第二像素单元的公共电极建立电连接，从而，避免了为第二过孔额外设置黑色矩阵，提高了开口率。
【专利附图】
【附图说明】
[0008]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0009]图1为本发明实施例二中FFS型TFT阵列基板中第一像素单元和第二像素单元的俯视图；
[0010]图2 Ca)为沿图1中A-A’线的剖面结构示意图；
[0011]图2 (b)为沿图1中B-B’线的剖面结构示意图；
[0012]图3(a)为本发明实施例二中针对帧反转提出的第一像素单元和第二像素单元排列方式；
[0013]图3 (b)、图3 (d)和图3 (e)为利用图3 (a)的排列方式进行反转时，输入的工作电压极性(即反转前的电压极性)与像素单元电场极性(即反转后的电压极性)的对应关系；[0014]图3 (C)为前后两帧的对比图；
[0015]图4(a)为本发明实施例二中针对列反转提出的第一像素单元和第二像素单元排列方式；
[0016]图4 (b)、图4 (C)和图4 (d)为利用图4 (a)的排列方式进行反转时，输入的工作电压极性(即反转前的电压极性)与像素单元电场极性(即反转后的电压极性)的对应关系;
[0017]图5为本发明实施例三中IPS型TFT阵列基板中第一像素单元和第二像素单元的简单俯视图；
[0018]图6为IPS型TFT阵列基板中电极的另一种结构示意图；
[0019]图7为沿图5中C-C’线的剖面结构示意图；
[0020]图8为本发明实施例四提供的制备实例I中FFS型TFT阵列基板的方法步骤流程图；
[0021]图9 (a)、图10 (a)和图11 (a)为沿图1中第一过孔112位置处E_E’的剖面图；
[0022]图9 (b)、图10 (b)和图11 (b)为沿图1中第二过孔113位置处F_F’的剖面图；
[0023]图12 (a)、12 (b)为本发明实施例提供的另一种制备FFS型TFT阵列基板的制备过程中，像素单元的结构示意图；
[0024]图13为本发明实施例提供的一种显示装置简图。
【具体实施方式】
[0025]为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
[0026]需要说明的是，在本发明实施例中，“顶层”、“底层”仅是表示像素电极与公共电极的一个相对位置关系，例如，像素电极位于像素单元的顶层表示像素电极位于公共电极之上；在本发明实施例中，“行”不仅仅限于是I条栅极线对应的I行像素行，还可以理解为是X条栅极线对应的X行像素行；“列”不仅仅限于是I条数据线对应的I列像素列，还可以理解为是?条数据线对应的I列像素列，其中，X和y均为正整数。
[0027]需要说明的是，本发明实施例所涉及的公共电极与像素电极均是透明导电材料形成的膜层，其厚度和结构根据具体的显示模式的需求进行设定。
[0028]本发明实施例一提供一种TFT阵列基板，包括:多条栅线和多条数据线，且所述栅线与所述数据线绝缘交叉；所述栅线和所述数据线围设而成多个呈阵列分布的像素单元，所述像素单元包括漏极、像素电极和公共电极，像素电极和公共电极形成电场，且所述多个像素单元中包括多个第一像素单元和多个第二像素单元；其中，相邻两个像素单元的电场方向相反。
[0029]在本发明实施例中，能够满足以上结构的TFT阵列基板有多种，包括:FFS模式的TFT阵列基板、IPS模式的TFT阵列基板等。以下通过具体的实例来详细介绍FFS模式的TFT阵列基板和IPS模式 的TFT阵列基板。
[0030]需要说明的是，由于在工作状态下，TFT阵列基板中的TFT结构会产生漏电现象，而且，对于顶栅结构的TFT而言，漏电现象尤为严重，这是因为:顶栅结构的TFT的栅极位于半导体层上方，半导体层位于TFT结构的最下方，当背光源开始工作时，半导体层就会被光直接照射，产生巨大的光生漏电流，同时，还可能引起半导体层的变质，影响通电效果。而且，较大的漏电流还会导致整体功耗的增加。因此，像素单元不宜采用顶栅结构的TFT。
[0031]然而，对于顶栅结构的TFT与底栅结构的TFT交替组合形式而言，也是不可取的，因为在工作状态下，采用顶栅结构的TFT的像素单元的漏电流远大于采用底栅结构的TFT的像素单元的漏电流，假设一块成型的屏幕上同时存在顶栅结构的TFT的像素单元和底栅结构的TFT的像素单元，那么，该屏幕上各个像素单元的漏电流将不一致，差值可以达到1000倍，而且，这种漏电流的不一致是无法统一弥补的，因此，很容易造成非常差的显示效果和显不品质。
[0032]无论是顶栅结构的TFT还是底栅结构的TFT，均会产生漏电现象，然而，底栅结构的TFT漏电流较小，而且工艺上容易实现，因此，为了保证本发明的初衷，即提高显示效果和显示品质，在本发明实施例中，均是采用底栅结构的TFT的像素单元来进行举例说明的，但是，本发明并不局限于以下实施例。
[0033]在实施例一的基础上，本发明进一步地提供实施例二:FFS模式的TFT阵列基板(简称FFS型TFT阵列基板)
[0034]在FFS型TFT阵列基板中，像素电极与公共电极异层设置；具体设置方式为，在第一像素单元中，公共电极位于像素电极之上，且像素电极与漏极直接电连接；在第二像素单元中，像素电极位于公共电极之上，且像素电极通过位于第二像素单元的第一过孔与漏极电连接。从而，第一像素单元的像素电极、公共电极与第二像素单元的像素电极、公共电极的位置相反，保证了在为第一像素单元和第二像素单元输入相同电位的工作电压时，第一像素单元形成的电场与第二像素单元形成的电场反向。
[0035]优选地，针对以帧反转形式(即向数据线输入的工作电压在一帧内极性相同)进行反转驱动的阵列基板而言，在沿数据线方向，第一像素单元和第二像素单元间隔排列，沿栅线方向，第一像素单元与第二像素单元仍间隔排列。前后两帧数据线施加的信号互为反相信号，且每一帧中，所有数据线施加的信号相同。
[0036]优选地，针对以列反转形式(即向相邻数据线输入的工作电压在一帧内极性相反)进行反转驱动的阵列基板而言，在沿数据线方向，第一像素单元和第二像素单元间隔排列，在沿栅线方向，相邻两行中，一行全为第一像素单元，另一行全为第二像素单元。当第η条数据线施加一第三信号；第11+1条数据线施加一第四信号；其中，所述第三信号与第四信号互为反相信号，η为正整数。
[0037]优选地，针对以行反转形式(即每一行的工作电压在一帧内极性相反)进行反转驱动的阵列基板而言，在沿栅线方向，第一像素单元和第二像素单元间隔排列，在沿数据线方向，相邻两列中，一列全为第一像素单元，另一列全为第二像素单元。当第m条栅线进行扫描时，所有数据线施加一第一信号；第!11+1条栅线进行扫描时，所有数据线施加一第二信号；其中，所述第一信号与第二信号互为反相信号，m为正整数。
[0038]如图1所示，为本发明实例I中FFS型TFT阵列基板中第一像素单元和第二像素单元的俯视图。在该阵列基板中，包括设置在衬底基板上的纵横交叉的三条数据线101和一条栅线102，以及由纵横交叉的数据线101和栅线102围设而成的第一像素单元A和第二像素单元B，图1中仅为部分图例，并未示出全部像素单元，其他像素单元与该结构类似。
[0039]图2 (a)为沿图1中A-A’线的剖面结构示意图，图2 (b)为沿图1中B_B’线的剖面结构示意图。其中，第一像素单元A包括衬底基板103、横向设置的栅线102和纵向设置的数据线101，位于衬底基板之上的栅极104、栅极绝缘层105以及有源层106和源极107、漏极108，像素电极109，钝化层110和公共电极111。第二像素单元B包括衬底基板103、横向设置的栅线102和纵向设置的数据线101，位于衬底基板之上的栅极104、栅极绝缘层105以及有源层106和源极107、漏极108，公共电极111，钝化层110和像素电极109。如图2 (a)所示，第一像素单元A的像素电极109与漏极108直接电连接；第二像素单元B的像素电极109通过位于第二像素单元B的钝化层110的第一过孔112与漏极108电连接。而通过图2 (b)可知，第一像素单元A的公共电极111通过位于第二像素单元B的钝化层110的第二过孔113与第二像素单元B的公共电极111电连接。
[0040]需要说明的是，在此第二过孔连接位置处，第二像素单元B中位于底层的公共电极111并不是通过第二过孔113与公共电极线电连接，而是通过第二过孔113与第一像素单元A中位于顶层的公共电极111电连接，之所以这样设置，是因为公共电极线作为金属，会阻挡一部分光的透过，降低该第二过孔113位置处的透过率。而利用透明的公共电极111替换该位置处的公共电极线，将整个阵列基板中的公共电极111都连接在一起，最后通过外围的一根公共电极线相连，在很大程度上提高了开口率。
[0041]优选地，第一像素单元A的公共电极111和第二像素单元B的像素电极109分别位于各自所在像素单元的顶层，则位于顶层的第一像素单元A的公共电极111和第二像素单元B的像素电极109的形状为狭缝状电极；而位于第一像素单元A的像素电极109和第二像素单元B的公共电极111 一般为面状电极，其实，也可以为狭缝状电极，只要保证第一像素单元A的公共电极111的缝隙正下方存在像素电极109，且第二像素单元B的像素电极109的缝隙正下方存在像素电极111。换言之，位于像素单元顶层的电极缝隙的正下方存在位于像素单元底层的电极。
[0042]本发明实施例提供的阵列基板中，可以针对不同的反转方式对第一像素单元A和第二像素单元B的排列方式进行设置。
[0043]1、针对帧反转驱动，第一像素单元A和第二像素单元B按照图3 (a)所示的4X4矩阵的方式进行排列。
[0044]当向数据线输入帧反转的数据信号，就会形成如图3 (b)、图(3d)和图(3e)所示的工作电压极性(即反转前的电压极性)与像素单元电场极性(即反转后的电压极性)的对应关系。像素单元内的为像素单元的电场极性，像素单元外的为工作电压的极性。在此需要说明的是，由于公共电极或多或少会发生电位漂移，因此，在利用该像素单元排列方式的结构进行帧反转时，并不能实现点反转。例如:在第一帧(前后两帧中的前一帧)时，输入+5伏工作电压，若公共电极电位漂移为-1伏，那么，各像素单元的电场如图3(c)中左图所示，可见，相邻各像素单元的电场方向相反，但是电位差均是6伏。在第二帧(前后两帧中的后一中贞)时，输入-5伏工作电压，若公共电极电位漂移仍为-1伏，那么，各像素单兀的电场如图3 (c)中右图所示，相邻各像素单元的电场方向相反，但是电位差均是4伏。虽然前后两帧电位差不相等。但是，每一帧内，相邻像素单元的电场方向是相反的，如此，提高了显示效果和显不品质。[0045]2、针对列反转驱动，第一像素单元A和第二像素单元B按照图4 (a)所示的4X4矩阵的方式进行排列。
[0046]当向数据线输入列反转的数据信号，就会形成如图4 (b)所示的工作电压极性与像素单元电场极性的对应关系。像素单元内的为像素单元的电场极性，像素单元外的为工作电压的极性。与上述帧反转情况类似，本实施例中，总是可以保证相邻各像素单元的电场方向相反，因此，提闻了显不效果和显不品质。
[0047]行反转与列反转类似，在此不做赘述。
[0048]在实施例一的基础上，本发明进一步地提供实施例三:IPS模式的TFT阵列基板(简称IPS型TFT阵列基板)
[0049]在IPS型TFT阵列基板中，像素电极与公共电极同层设置；具体设置方式为，第一像素单元中的公共电极与像素电极同层设置，公共电极的支电极与像素电极的支电极绝缘交替排列；第二像素单元中的公共电极与像素电极同层设置，公共电极的支电极与像素电极的支电极绝缘 交替排列，其中，像素电极通过位于每个像素单元的第一过孔与漏极电连接。从而，第一像素单元的像素电极、公共电极与第二像素单元的像素电极、公共电极的位置相反，保证了在为第一像素单元和第二像素单元输入相同电位的工作电压时，第一像素单元形成的电场与第二像素单元形成的电场反向。
[0050]优选地，针对以帧反转形式(即向数据线输入的工作电压在一帧内极性相同)进行反转驱动的阵列基板而言，在沿数据线方向，第一像素单元和第二像素单元间隔排列，沿栅线方向，第一像素单元与第二像素单元仍间隔排列，且第一像素单元的像素电极与左右相邻的第二像素单元的公 共电极之间有缝隙。前后两帧数据线施加的信号互为反相信号，且每一帧中，所有数据线施加的信号相同。
[0051]优选地，针对以列反转形式(即向相邻数据线输入的工作电压在一帧内极性相反)进行反转驱动的阵列基板而言，在沿数据线方向，第一像素单元和第二像素单元间隔排列，在沿栅线方向，相邻两行中，一行全为第一像素单元，另一行全为第二像素单元，且同一行中，第一像素单元与相邻第一像素单元之间有缝隙，第二像素单元与相邻第二像素单元之间有缝隙。当第η条数据线施加一第三信号；第η+1条数据线施加一第四信号；其中，所述第三信号与第四信号互为反相信号，η为正整数。
[0052]优选地，针对以行反转形式(即每一行的工作电压在一帧内极性相反)进行反转驱动的阵列基板而言，在沿栅线方向，第一像素单元和第二像素单元间隔排列，且第一像素单元的像素电极与左右相邻的第二像素单元的公共电极之间有缝隙；在沿数据线方向，相邻两列中，一列全为第一像素单元，另一列全为第二像素单元。当第m条栅线进行扫描时，所有数据线施加一第一信号；第!11+1条栅线进行扫描时，所有数据线施加一第二信号；其中，所述第一信号与第二信号互为反相信号，m为正整数。
[0053]具体的，如图5所示，为本发明实例2中IPS型TFT阵列基板中第一像素单元A和第二像素单元B的简单俯视图。各像素电极的支电极与各公共电极的支电极交叉间隔设置，在第一像素单元A中，像素电极有三个支电极2091,公共电极有两个支电极2101,且公共电极的两个支电极2101分别绝缘穿插在像素电极的各支电极2091之间的缝隙，每个像素单元中，与相邻的像素电极的支电极2091与公共电极的支电极2101之间有一设定距离d。在第二像素单元B中，像素电极有两个支电极2091，公共电极有三个支电极2101，且像素电极的两个支电极2091分别绝缘穿插在公共电极的各支电极2101之间的缝隙。其中，各像素电极通过自身端电极位置处的第一过孔200与漏极电连接，而各公共电极的端电极直接接触电连接而将各公共电极连接在一起。针对第一像素单元A和第二像素单元B而言，相邻两个像素单元之间有缝隙d’。且该缝隙d’的宽度不小于每个像素单元中像素电极的支电极2091与公共电极的支电极2101之间的特定距离d。
[0054]另外，第一像素单元A和第二像素单元B中电极的形状还可以为图6中所示。与图5中的类似，区别是，在图6中，第一像素单元A中的像素电极有两个支电极2091，第一像素单元A中公共电极有三个支电极2101，第二像素单元B中的像素电极有三个支电极2091，第二像素单元B中公共电极有两个支电极2101。此外，对于第二像素单元中公共电极的支电极，同样也存在两个端电极，且与相邻的第一像素单元的端电极连接在一起。
[0055]图7为沿图5中C-C’线的剖面结构示意图。其中，第一像素单元A包括衬底基板203、横向设置的栅线202和纵向设置的数据线201，位于衬底基板之上的栅极204、栅极绝缘层205以及有源层206和源极207、漏极208，像素电极209和公共电极210。第二像素单元B包括衬底基板203、横向设置的栅线202和纵向设置的数据线201，位于衬底基板之上的栅极204、栅极绝缘层205以及有源层206和源极207、漏极208，公共电极210和像素电极209。其中，每个像素单元中，像素电极209与公共电极210同层设置。如图7所示，第一像素单元A的像素电极209通过位于第一像素单元A的钝化层210的第一过孔212与漏极208电连接；第二像素单元B的像素电极209通过位于第二像素单元B的钝化层210的第一过孔212与漏极208电连接。且相邻像素单元之间有缝隙d’。
[0056]本发明实施例提供的阵列基板中，可以针对不同的反转方式对第一像素单元A和第二像素单元B的排列方式进行设置。
[0057]1、针对帧反转驱动，第一像素单元A和第二像素单元B按照图3 (a)所示的4X4矩阵的方式进行排列。
[0058]当向数据线输入帧反转的数据信号，就会形成如图3 (b)所示的工作电压极性与像素单元电场极性的对应关系。像素单元内的为像素单元的电场极性，像素单元外的为工作电压的极性。在此需要说明的是，IPS型TFT阵列基板与FFS型TFT阵列基板的情况类似，每一帧内，相邻像素单元的电场方向是相反的，因此，提高了显示效果和显示品质。
[0059]2、针对列反转驱动，第一像素单元A和第二像素单元B按照图4 (a)所示的4X4矩阵的方式进行排列。
[0060]当向数据线输入列反转的数据信号，就会形成如图4(b)—图4(d)所示的工作电压极性(即反转前的电压极性)与像素单元电场极性(即反转后的电压极性)的对应关系。像素单元内的为像素单元的电场极性，像素单元外的为工作电压的极性。与上述帧反转情况类似，本实施例中，相邻像素单元的电场方向是相反的，因此，提高了显示效果和显示品质。[0061 ] 行反转类似，在此不做赘述。
[0062]基于上述实施例二、三提供的TFT阵列基板，本发明实施例四、五还分别提供了一种制备上述TFT阵列基板的方法。其中，实施例四中主要介绍针对实施例二中所描述的FFS型TFT阵列基板的制备方法，实施例五中简要介绍针对实施例三中所描述的IPS型TFT阵列基板的制备方法。以下结合说明书附图对该实施例四、五进行详细描述，本发明包括但不限于以下实施例。[0063]在实施例二的基础上，本发明进一步的提供实施例四，如图8所示，为本发明实施例四提供的制备实施例二中FFS型TFT阵列基板的方法步骤流程图，其中，该阵列基板中包含了第一像素单元A和第二像素单元B。由于在该阵列基板的制备过程中，工艺的具体操作手段与现有技术类似，因此，以下仅做简单描述。需要说明的是，图9 (a)、图10 (a)和图11 Ca)为沿图1中第一过孔112位置处E-E’的剖面图，图9 (b)、图10 (b)和12 (b)为沿图1中第二过孔113位置处F-F’的剖面图。该方法的具体步骤包括:
[0064]步骤301:根据构图工艺形成对应第一像素单元的像素电极和对应第二像素单元的公共电极。
[0065]如图9 (a)所示，在已经形成TFT阵列的基板上，沉积透明导电材料，通过掩膜、曝光、刻蚀等工艺，形成第一像素单元A的像素电极109和第二像素单元B的公共电极111。且第一像素单元A的像素电极109有一部分覆盖在漏极108上，因此,像素电极109与漏极108直接电连接。
[0066]如图9 (b)所示，沉积透明导电材料，通过掩膜、曝光、刻蚀等工艺，形成第一像素单元A的像素电极109和第二像素单元B的公共电极111。且第一像素单元A的像素电极109与第二像素单元B的公共电极111位于数据线101两侧，与数据线101绝缘。
[0067]步骤302:形成钝化层层。
[0068]如图10 (a)所示，在形成的像素电极与公共电极之上平铺一层钝化层110，并利用刻蚀工艺在第二像素单元B的钝化层110形成第一过孔112，且暴露出第二像素单元B中的漏极108。
[0069]如图10 (b)所示，在形成钝化层110之后，同时还要在第二像素单元B的钝化层110形成第二过孔113，且暴露出第二像素单元B的部分公共电极。
[0070]步骤303:在所述第一绝缘层上形成对应第一像素单元的公共电极，以及对应第二像素单元的像素电极。
[0071]如图11 (a)所示，沉积透明导电材料，通过掩膜、曝光、刻蚀等工艺，形成第一像素单元A的公共电极111和第二像素单元B的像素电极109。其中，第二像素单元B的像素电极109与漏极108通过第一过孔112电连接。
[0072]如图11 (b)所示，沉积形成第一像素单元A的公共电极111和第二像素单元B的像素电极109，且第一像素单元A的公共电极111与第二像素单元B的公共电极111通过第二过孔113电连接，由于该第二过孔113位置处并不是公共电极线(金属的)，而是公共电极(透明的)，因此，在将各公共电极连接在一起的同时，还增加了光的透过率，提高了该像素单元的开口率。
[0073]因此，利用上述TFT阵列基板的制备方式，可以形成如图2所示的结构，使得第一像素单元A和第二像素单元B沿数据线方向间隔排列，同时，使得第一像素单元A和第二像素单元B沿栅线方向间隔排列；
[0074]还可以形成如图3所示的结构，第一像素单元和第二像素单元沿数据线方向间隔排列，沿栅线方向，相邻两行中，一行全为所述第一像素单元，另一行全为所述第二像素单
J Li ο
[0075]通过上述制备方法，可以得到所需的第一像素单元A和第二像素单元B排列方式的阵列基板，而且，在第二像素单元的公共电极上方制备第二过孔，通过该第二过孔，将第一像素单元A的公共电极与第二像素单元的公共电极电连接，不用为各像素单元的公共电极布置公共电极线，避免了公共电极线带来的降低开口率的问题。
[0076]然而，由于在数据线101与第二过孔113的上方都需要制备黑色矩阵，因此，会阻挡光的透过。虽然将第二过孔113位置处的公共电极线更换为公共电极111，但是，开口率低的问题还是存在。
[0077]为此，基于以上制备方式，本发明还可以通过调整工艺制备的先后顺序来改善结构，进一步提闻开口率。
[0078]如图12 (a)和13 (b)所示，具体地步骤为:
[0079]第一步，在制备好的TFT阵列之上形成第一钝化层1101，并刻蚀出第一像素单元A的像素电极109和第二像素单元B的公共电极111的位置，同时，形成位于第二像素单元B的第一过孔1121。
[0080]第二步，沉积透明导电材料，形成第一像素单元A的像素电极109和第二像素单元B的公共电极111，如图12 (a)第二步。并同时形成公共电极连接桥114，位于第二像素单元B的公共电极111和数据线101之上，与第二像素单元B的公共电极111直接电连接，与数据线101之间通过第一钝化层1101绝缘，，如图12 (b)。其中，该公共电极连接桥同样为透明导电材料。
[0081]第三步，形成第二钝化层1102，并在第一过孔1121位置处形成第一过孔1122，如图12 (a)第三步。同时，在第二步中形成的公共电极连接桥114的上方形成第二过孔113，且该第二过孔113在基板上的投影最好被数据线101在基板上的投影所涵盖。
[0082]第四步，沉积透明导电材料，形成第一像素单元A的公共电极111和第二像素单元B的像素电极109。同时，第一像素单元A的公共电极111通过第二过孔113以及公共电极连接桥114与第二像素单元B的公共电极111间接电连接。
[0083]由此，形成了如图12 (b)第四步中的阵列基板剖面图。由图中可知，相比于之前，将第二过孔113的位置制备在第二像素单元B的公共电极上方，本方案中将第二过孔113制备在数据线的上方，由于数据线101的上方必须制备黑色矩阵，因此，不必另外为第二过孔113设置黑色矩阵，为第二过孔113与数据线101设置一个黑色矩阵即可。因此，相比步骤301?步骤303而言，本方案又进一步提高了开口率。
[0084]在实施例三的基础上，本发明进一步的提供实施例五，由于，IPS型TFT阵列基板的制备方法步骤与FFS型TFT阵列基板的类似，而且，两种阵列基板的第一像素单和第二像素单元的排列原理相同。因此，实施例五与实施例四相同的部分不再重述，实施例五与上述实施例四不同的是，在制备IPS型TFT阵列基板时，第一像素单元的像素电极和公共电极，以及第二像素单元的公共电极和像素电极是同时形成的。
[0085]如图13所示，本发明实施例还提供了一种显示装置401，该显示装置401中包括TFT阵列基板402，其中，所述TFT阵列基板402可以为本发明实施例提供的任一一种TFT阵列基板。
[0086]尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
[0087]显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。
【权利要求】
1.一种TFT阵列基板，包括: 多条栅线和多条数据线，且所述栅线与所述数据线绝缘交叉； 所述栅线和所述数据线围设而成多个呈阵列分布的像素单元，所述像素单元包括漏极、像素电极和公共电极，像素电极和公共电极形成电场，所述多个像素单元包括多个第一像素单元和多个第二像素单元； 其中，相邻两个像素单元的电场方向相反。
2.如权利要求1所述的TFT阵列基板，其特征在于， 所述第一像素单元中的公共电极位于像素电极之上，所述像素电极与漏极电连接； 所述第二像素单元中的像素电极位于公共电极之上，所述像素电极通过位于第二像素单元的第一过孔与漏极电连接。
3.如权利要求2所述的TFT阵列基板，其特征在于， 沿数据线方向，所述第一像素单元和第二像素单元间隔排列，且沿栅线方向，相邻两行中，一行全为所述第一像素单元，另一行全为所述第二像素单元。
4.如权利要求2所述的TFT阵列基板，其特征在于， 沿栅线方向，所述第一像素单元和第二像素单元间隔排列，且沿数据线方向，相邻两列中，一列全为所述第一像素单元，另一列全为所述第二像素单元。
5.如权利要求2所述的TFT阵列基板，其特征在于， 沿数据线方向，所述第一像素单元和第二像素单元间隔排列，且沿栅线方向，所述第一像素单元和第二像素单元间隔排列。
6.如权利要求2~5任一所述的TFT阵列基板，其特征在于， 所述第一像素单元中的公共电极通过位于第二像素单元的第二过孔与所述第二像素单元中的公共电极电连接。
7.如权利要求1所述的TFT阵列基板，其特征在于，所述第一像素单元中的公共电极与像素电极同层设置，第二像素单元中的公共电极的支电极与像素电极的支电极绝缘交替排列；所述第二像素单元中的公共电极与像素电极同层设置，第二像素单元中的公共电极的支电极与像素电极的支电极绝缘交替排列，且公共电极的支电极分别将所述第二像素单元的所有像素电极的支电极包住，其中，所述每个像素电极通过位于每个像素单元的第一过孔与漏极电连接，相邻两个第一像素单元和第二像素单元之间有缝隙。
8.如权利要求7所述的TFT阵列基板，其特征在于， 沿数据线方向，所述第一像素单元和第二像素单元间隔排列，沿栅线方向，相邻两行中，一行全为所述第一像素单元，另一行全为所述第二像素单元。
9.如权利要求7所述的TFT阵列基板，其特征在于， 沿栅线方向，所述第一像素单元和第二像素单元间隔排列，沿数据线方向，相邻两列中，一列全为所述第一像素单元，另一列全为所述第二像素单元。
10.如权利要求7所述的TFT阵列基板，其特征在于， 沿数据线方向，所述第一像素单元和第二像素单元间隔排列，且沿栅线方向，所述第一像素单元与所述第二像素单元仍间隔排列。
11.如权利要求3或8所述的TFT阵列基板，其特征在于， 第m条栅线进行扫描时，所有数据线施加一第一信号；第m+1条栅线进行扫描时，所有数据线施加一第二信号； 其中，所述第一信号与第二信号互为反相信号，m为正整数。
12.如权利要求4或9所述的TFT阵列基板，其特征在于， 第η条数据线施加一第三信号； 第η+1条数据线施加一第四信号； 其中，所述第三信号与第四信号互为反相信号，η为正整数。
13.如权利要求5或10所述的TFT阵列基板，其特征在于， 前后两帧数据线施加的信号互为反相信号，且每一帧中，所有数据线施加的信号相同。
14.如权利要求7~10中任一所述的TFT阵列基板，其特征在于，所述缝隙的宽度不小于每个像素单元中所述像素电极的支电极与相邻的所述公共电极的支电极之间的距离。
15.一种显示装置，包括如权利要求1-14中任一项所述的TFT阵列基板。
【文档编号】G02F1/13GK103941503SQ201310754423
【公开日】2014年7月23日 申请日期:2013年12月31日 优先权日:2013年12月31日
【发明者】金慧俊, 林珧 申请人:上海中航光电子有限公司, 天马微电子股份有限公司