一种阵列基板、显示装置及其制造方法
【专利摘要】本发明公开了一种阵列基板、显示装置及其制造方法，其通过在阵列基板上设置由第一、二公共电极线包围形成的像素区域，扫描线与数据线布置在像素区中心线上，且在其交叉区域形成主动元件，像素电极通过接触孔连接到第一金属层的存储电极与共同电极形成存储电容，且在像素电极形成之后，于阵列基板上形成黑色有机绝缘层，通过半色调掩膜版或者灰色调掩膜板光刻工艺，且形成第一高度图案和第二高度图案，其中，第一高度图案为支撑柱，第二高度图案为黑色矩阵。本发明的显示装置还包括彩色滤光片基板以及夹设在两基板间的显示介质。通过本发明可以减少一道制作工艺，降低工艺成本，提高产品合格率。
【专利说明】一种阵列基板、显示装置及其制造方法
【技术领域】
[0001] 本发明涉及显示【技术领域】，尤其是涉及一种阵列基板、显示装置及其制造方法。
【背景技术】
[0002] 如图1所示，薄膜晶体管液晶显示器（TFT-IXD)是由阵列基板11、彩色滤光片基板 13以及充满于这两块基板之间的液晶13共同形成，背光源14从阵列基板11 一侧入射，在 阵列基板11和彩色滤光片基板上分别贴有阵列侧偏光板115和彩色滤光片侧偏光板124。 阵列基板11上一般包括栅极金属层111、栅极绝缘层、半导体层112、源漏金属层113、源 漏绝缘层、有机绝缘层、像素电极层114等5-6次成膜工艺；彩色滤光片侧包括黑色矩阵层 121、色阻层122 (绿色色阻层、红色色阻层、蓝色色阻层）、共通电极层123、支撑柱层（以下 称为PS) -般6次成膜工艺。
[0003] 多一次工艺工程，就会增加面板不合格发生的概率。另外，在成膜完成之后，彩色 滤光片基板和阵列基板的贴合精度也会影响产品的合格率，贴合不良会导致产品漏光。
【发明内容】
[0004] 通过有效的合并生产工序和材料共用，可以减少不良降低成本。将彩膜基板和阵 列基板上部分膜层共用，可以减少成膜次数，节省材料，降低成本。
[0005] 本发明一实施例提供一种阵列基板，其包括：一基板，其上依次配置有第一金属 层、金属绝缘层、半导体层、第二金属层、保护绝缘层、透明有机绝缘膜、像素电极层、黑色有 机绝缘层；其中，第一金属层，其包括：多条扫描线，每一所述扫描线设置在每一该像素区 域的水平中线上，且与多条数据线彼此交叉设置；多个存储电极，配置于像素电极的的下 方，且与第一公共电极与第二公共电极的投影区域重叠，且该存储电极通过第二接触孔与 该像素电极电性连接；第二金属层，其包括：多条第一公共电极线，具有均匀分布缝隙的非 连续分布线；多条第二公共电极线，与该多条第一公共电极线交叉连接围成像素区域阵列； 多条数据线，每一所述数据线设置在每一该像素区域的垂直中线上，且穿过对应该第一公 共电极线的该缝隙；主动元件，设置于每一该数据线与每一该扫描线交叉区域；多个像素 电极，每一该像素电极通过第一接触孔与该主动元件电性连接；黑色有机绝缘层，形成第一 高度图案和第二高度图案，其中，第一高度图案为支撑柱，第二高度图案为黑色矩阵。
[0006] 优选地，该第一高度图案和该第二高度图案通过半色调掩膜版或者灰色调掩膜版 曝光形成。
[0007] 优选地，该黑色矩阵覆盖该扫描线、该存储电极、该数据线、该第一、二公共电极 线、该主动元件；该支撑柱均匀布置在该扫描线与数据线交叉区域和/或该第一、二公用电 极线交叉区域。
[0008] 本发明还提供了一种显示装置，其包括上述实施例所述的阵列基板，还包括一对 置基板，该基板为覆盖有ΙΤ0的玻璃基板；该阵列基板与该对置基板之间夹设有显示介质 层。
[0009] 本发明还提供了一种如包括上述实施例所述的所述阵列基板的制造方法，其包括 以下步骤：
[0010] a.在该基板上形成第一金属层，其包括扫描线和像素存储电极；
[0011] b.形成半导体图形，半导体材料为非晶硅，多晶硅或者金属氧化物；
[0012] c.形成源、漏电极，数据线，第一、二公共电极线；
[0013] d.形成保护绝缘层、透明有机绝缘膜；
[0014] e.形成接触孔；
[0015] f.形成像素电极；
[0016] g.形成黑色有机绝缘层，通过半色调掩膜版或者灰色调掩膜版，形成第一高度图 案和第二高度图案，其中，第一高度图案为支撑柱，第二高度图案为黑色矩阵。
[0017] 优选地，该保护绝缘层为Si02、SiNx或A1203,且该保护绝缘层的厚度为1000A- 4000A，该有机绝缘层的厚度在lum-3um。
[0018] 本发明与现有技术相比，其优点在于：通过设置黑色有机绝缘材料，同时形成黑色 矩阵和支撑柱，可以有效的减少液晶面板的工艺流程，提高产品的合格率，另外由于黑色矩 阵位于阵列基板上，彩色滤光片基板和阵列基板没有对位精度要求，因此，产品的合格率也 可以得到进一步的提商。
【专利附图】
【附图说明】
[0019] 图1为现有技术中显示装置的剖面示意图
[0020] 图2为本发明显示装置的结构示意图；
[0021] 图3为本发明图2中阵列基板上的像素结构示意图；
[0022] 图4(a)为本发明图3中像素结构的第一金属层图案的平面图；
[0023] 图4(b)为本发明图3中像素结构的第一金属层图案AA'方向的剖面图；
[0024] 图5(a)为本发明图3中像素结构的半导体层图案的平面图；
[0025] 图5(b)为本发明图3中像素结构的半导体层图案AA'方向的剖面图；
[0026] 图6(a)为本发明图3中像素结构的第二金属层图案的平面图；
[0027] 图6(b)为本发明图3中像素结构的第二金属层图案AA'方向的剖面图；
[0028] 图7(a)为本发明图3中像素结构的接触孔图案的平面图；
[0029] 图7(b)为本发明图3中像素结构的接触孔图案AA'方向的剖面图；
[0030] 图8(a)为本发明图3中像素结构的像素电极图案的平面图；
[0031] 图8(b)为本发明图3中像素结构的像素电极图案AA'方向的剖面图；
[0032] 图9(a)为本发明图3中像素结构的黑色有机绝缘层图案的平面图；
[0033] 图9(b)为本发明图3中像素结构的黑色有机绝缘层图案AA'方向的剖面图；
【具体实施方式】
[0034] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于 本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他 实施例，都属于本发明保护的范围。
[0035] 图2为本发明显示装置的结构示意图。如图2所示，本发明提供一种显示装置，其 包括：一阵列基板21，在该阵列基板21上依次分布扫描线211、存储电极形成的第一金属 层、栅极绝缘层212、半导体层213、由第一、二公共电极线、源漏极、数据线214形成的第二 金属层的图案、保护绝缘层215、透明有机绝缘膜216、接触孔217、像素电极218、黑色有机 绝缘层219 ;还包括一对置基板22,如彩色滤光片基板，其上分布透明ΙΤ0面电极221。在 黑色有机绝缘层中，形成第一高度图案和第二高度图案，其中，第一高度图案为支撑柱，第 二高度图案为黑色矩阵。
[0036] 图3为本发明图2中阵列基板上的像素结构示意图。如图3所示，本发明还提供 一阵列基板，其包括：一基板（图未示），其上依次配置有第一金属层、金属绝缘层、半导体 层、第二金属层、保护绝缘层、透明有机绝缘膜、像素电极层、黑色有机绝缘层；其中，第一金 属层，其包括：多条扫描线31，每一所述扫描线设置在每一该像素区域的水平中线上，且与 多条数据线彼此交叉设置；多个存储电极32,配置于像素电极的的下方，且与第一公共电 极与第二公共电极的投影区域重叠形成存储电极，且该存储电极32通过第二接触孔与该 像素电极电性连接；第二金属层，其包括：多条第一公共电极线35,具有均匀分布缝隙的非 连续分布线；多条第二公共电极线35,与该多条第一公共电极线交叉连接围成像素区域阵 列；多条数据线34,每一所述数据线设置在每一该像素区域的垂直中线上，且穿过对应该 第一公共电极线的该缝隙；主动元件，其包括包含半导体层33、源极34、漏极36,且设置于 每一该数据线34与每一该扫描线31交叉区域；多个像素电极38,每一该像素电极38通过 第一接触孔37与该主动元件电性连接；黑色有机绝缘层，形成第一高度图案和第二高度图 案，其中，第一高度图案为支撑柱30,第二高度图案为黑色矩阵39。
[0037] 作为一实施例，该实施例提供的像素结构及其制作方法与上述实施例的区别仅在 于：在该像素电极的下方，该存储电极的该第一区域与该第一公共电极线与该第二公共电 极线的投影区域部分重叠形成存储电容。
[0038] 作为一优选实施例，该实施例提供的像素结构及其制作方法与上述实施例的区别 仅在于：在该像素电极的下方，该存储电极的该第一区域与该第一公共电极与该第二公共 电极的投影区域完全重叠形成存储电容。
[0039] 本发明通过在像素的四个边界配置遮光的公共电极线包围形成，可以大幅提高像 素的开口率。存储电极与公共电极线重叠形成的存储电容可以在上下金属层发生偏移时自 动补偿存储电容的大小。
[0040] 其中，该第一高度图案和该第二高度图案通过半色调掩膜版或者灰色调掩膜版曝 光形成。
[0041] 其中，该黑色矩阵覆盖该扫描线、该存储电极、该数据线、该第一、二公共电极线、 该主动元件；该支撑柱均匀布置在该扫描线与数据线交叉区域和/或该第一、二公用电极 线交叉区域。
[0042] 在现有技术中，彩色滤光片基板上的黑色矩阵层与PS层需要采用两张掩膜版两 道制造工艺形成，而采用本发明所述的阵列基板，通过设置黑色有机绝缘层图案同时形成 黑色矩阵层和支撑柱层，因此，可以减少一张掩膜版和一道工艺，从而节省工艺成本。另外， 本发明所述黑色有机绝缘层除了起到黑色矩阵的遮光作用外，还作为有机绝缘层，隔绝像 素电极与金属线之间的电学干扰。
[0043] 本发明提供上述实施例所述阵列基板的制作方法，其包括以下制作步骤：
[0044] 步骤a，在阵列基板40上溅射形成第一金属层，第一金属层可以为1141、(：111〇等 金属或者合金，第一金属层的厚度为丨000-5000A。利用第一张掩膜版，通过光刻胶的涂布、 曝光、显影、刻蚀等工艺形成如图4(a)所示的图案。在图4(a)中，中间的图案为扫描线41， 左下角与右上角的图案为存储电极42。对应图4(a)虚线AA'的剖面结构如图4(b)所示。
[0045] 步骤b，在第一金属层的图案上，用化学气相沉积工艺形成透明的栅极绝缘层50。 在栅极绝缘层50的上方沉积半导体薄膜，半导体材料可以为非晶硅，多晶硅或者氧化物半 导体等，膜厚为500A至3000A。利用第二张掩膜版，通过光刻胶的涂布、曝光、显影、刻蚀等 工艺形成如图5(a)所示的图案。在图5(a)中，扫描线上方的图案为半导体沟道层51。对 应图5(a)虚线AA'的剖面结构如图5(b)所示。
[0046] 步骤c，在半导体层的图案上，溅射形成第二层金属薄膜。第二金属层可以为Ti、 Al、Cu、Mo等金属或者合金，源漏金属层的厚度为1000-5000A。利用第三张掩膜版，通过光刻 胶的涂布、曝光、显影、刻蚀等工艺形成如图6(a)所示的图案。在图6(a)中，中间上下贯穿 的图案为数据线61，左右上下贯穿的图案为公共电极线主线63,公共电极线主线上左右延 伸的是公共电极线的辅线64。在数据线61与扫描线重叠的区域，在半导体层的上方形成 TFT开关。TFT开关的栅极为扫描线，TFT开关的源极为数据线61，TFT开关的漏极62与数 据线61同层。如果金属线上层为A1，需要将接触孔处金属设计为U型。对应图6 (a)虚线 AA'的剖面结构如图6(b)所示。
[0047] 步骤d，在第二金属层的图案上，用化学气相沉积工艺形成透明的保护绝缘层70。 保护绝缘层可以为Si02、SiNx或者A1203等，保护绝缘层的厚度为1000A-4000A。在保护 绝缘层70的上方涂布一层透明的有机绝缘膜71。有机绝缘膜71的厚度为2um。利用第 四张掩膜版，通过光刻胶的涂布、曝光、显影、刻蚀等工艺形成如图7(a)所示的图案。在图 7(a)中，TFT开关左右漏极上方的接触孔72用于连接像素电极；上下存储电极上方的接触 孔73用于连接像素电极。通过接触孔72和接触孔73同时与像素电极相连，TFT开关的漏 极信号同时传到像素电极与存储电极。对应图7(a)虚线AA'的剖面结构如图7(b)所示。
[0048] 步骤e，在有机膜和接触孔的上方，溅射形成ΙΤ0透明导电薄膜。ΙΤ0薄膜的厚度 为300A至1000A。利用第五张掩膜版，通过光刻胶的涂布、曝光、显影、刻蚀等工艺形成如图 8(a)所示的图案。在图8(a)中，ΙΤ0透明导电薄膜覆盖在像素开口区的上方，形成像素电 极81区域，在像素电极81的四周与公共电极线存在2um的重叠区域。对应图8(a)虚线 AA'的剖面结构如图8(b)所示。
[0049] 步骤f，在像素电极的上方涂布一层黑色的有机绝缘膜。黑色的有机绝缘膜的厚度 为0.5?2um。利用第六张掩膜版，通过曝光、显影等工艺形成如图9(a)所示的图案。第 四张掩膜版为半色调掩膜版或者灰色调掩膜版，使用半色调掩膜版或者灰色调掩膜版形成 高度不同的黑色的有机绝缘膜图案。在图9(a)中，TFT器件上方为厚度相对较高的支撑柱 91，其他金属线的上方为厚度相对较低的黑色矩阵92。对应图9(a)虚线AA'的剖面结构 如图9(b)所示。作为另一实施例，该实施例提供的像素结构及其制作方法与上述实施例的 区别仅在于：该存储电极配置于该第一公共电极线与该第二公共电极线投影区域的左上角 和右下角的第一区域，且该存储电极在非该投影重叠部分配置第二凸块区域，其上形成该 第二接触孔，用于与该像素电极之间的等电位连接。
[0050] 以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何 熟悉本【技术领域】的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵 盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
【权利要求】
1. 一种阵列基板，其包括： 一基板，其上依次配置有第一金属层、金属绝缘层、半导体层、第二金属层、保护绝缘 层、透明有机绝缘膜、像素电极层、黑色有机绝缘层； 其中，第一金属层，其包括： 多条扫描线，每一所述扫描线设置在每一该像素区域的水平中线上，且与多条数据线 彼此交叉设置； 多个存储电极，配置于像素电极的下方，且与第一公共电极与第二公共电极投影区域 重叠，且该存储电极通过第二接触孔与该像素电极电性连接； 第二金属层，其包括： 多条第一公共电极线，具有均匀分布缝隙的非连续分布线； 多条第二公共电极线，与该多条第一公共电极线交叉连接围成像素区域阵列； 多条数据线，每一所述数据线设置在每一该像素区域的垂直中线上，且穿过对应该第 一公共电极线的该缝隙； 主动元件，设置于每一该数据线与每一该扫描线交叉区域； 多个像素电极，每一该像素电极通过第一接触孔与该主动元件电性连接； 黑色有机绝缘层，配置于该像素电极上方，且形成第一高度图案和第二高度图案，其 中，第一高度图案为支撑柱，第二高度图案为黑色矩阵。
2. 如权利要求项1所述的阵列基板，其中，该第一高度图案和该第二高度图案通过半 色调掩膜版或者灰色调掩膜版曝光形成。
3. 如权利要求项1所述的阵列基板，其中，该黑色矩阵覆盖该扫描线、该存储电极、该 数据线、该第一、二公共电极线、该主动元件；该支撑柱均匀布置在该扫描线与数据线交叉 区域和/或该第一、二公用电极线交叉区域。
4. 如权利要求1所述的阵列基板，其特征在于：该存储电极配置于该第一公共电极线 与该第二公共电极线投影区域的左上角和右下角的第一区域，且该存储电极在非该投影重 叠部分配置第二凸块区域，其上形成该第二接触孔，用于与该像素电极之间的等电位连接。
5. 如权利要求1所述的阵列基板，其特征在于：该存储电极配置于该第一公共电极线 与该第二公共电极线投影区域的左下角和右上角第一区域，且该存储电极在非该投影重叠 部分配置第二凸块区域，其上形成该第二接触孔，用于与该像素电极之间的等电位连接。
6. 如权利要求4或5所述的阵列基板，其特征在于：在该像素电极的下方，该存储电极 的该第一区域与该第一公共电极线与该第二公共电极线的投影区域部分重叠形成存储电 容。
7. 如权利要求4或5所述的像素结构，其特征在于：在该像素电极的下方，该存储电极 的该第一区域与该第一公共电极与该第二公共电极的投影区域完全重叠形成存储电容。
8. -种显示装置，其包括如权利要求项1所述的阵列基板，还包括一对置基板，该基板 为覆盖有ITO的玻璃基板；该阵列基板与该对置基板之间夹设有显示介质层。
9. 一种如权利要求1所述阵列基板的制造方法，其包括以下步骤： a. 在该基板上形成第一金属层，其包括扫描线和像素存储电极； b. 形成半导体图形，半导体材料为非晶硅，多晶硅或者金属氧化物； c. 形成源、漏电极，数据线，第一、二公共电极线； d. 形成保护绝缘层、透明有机绝缘膜； e. 形成接触孔； f. 形成像素电极； g. 形成黑色有机绝缘层，通过半色调掩膜版或者灰色调掩膜版，形成第一高度图案和 第二高度图案，其中，第一高度图案为支撑柱，第二高度图案为黑色矩阵。
10.如权利要求项9所述的阵列基板的制造方法，其中，该保护绝缘层为Si02、SiNx或 A1203,且该保护绝缘层的厚度为1000A -4000A，该有机绝缘层的厚度在lum-3um。
【文档编号】G02F1/1362GK104049430SQ201410274667
【公开日】2014年9月17日 申请日期:2014年6月18日 优先权日:2014年6月18日
【发明者】王海宏, 马群刚 申请人:南京中电熊猫液晶显示科技有限公司