一种显示装置、阵列基板及其制作方法
【专利摘要】本发明涉及显示【技术领域】，特别涉及一种显示装置、阵列基板及其制作方法。该阵列基板包括：基板，在基板上设有栅电极及栅线、栅绝缘层和有源层；所述有源层为金属氧化物；栅绝缘层和有源层同时形成。本发明提供一种显示装置、阵列基板及其制作方法，采用将半导体有源层与栅绝缘层共用一块掩模板制备，避免了光刻胶的残留，减少了工艺掩膜板数量，而且缩短了工艺时间，提高了生产效率。
【专利说明】一种显示装置、阵列基板及其制作方法
【技术领域】
[0001] 本发明涉及显示【技术领域】，特别涉及一种显示装置、阵列基板及其制作方法。
【背景技术】
[0002] 在平面显示例如液晶显示器（IXD)、有机电致发光显示器或者无机电致发光显示 器中，薄膜晶体管一般被用做开关元件来控制像素电极的作业，或是被用作驱动元件来驱 动像素。薄膜晶体管除了非晶硅（a-Si)与多晶硅（poly-Si)等硅膜半导体以外，金属氧化 物半导体愈来愈受到关注，其凭借工艺简单、薄膜特性稳定等优点，已逐渐取代硅膜半导体 技术成为薄膜晶体管研发的主流。
[0003] 在现有金属氧化物半导体的结构中，沟道刻蚀保护型结构是应用的重点，该结构 的原理是：在金属氧化物半导体之上覆盖有一层刻蚀保护层，目的是在进行源漏电极刻蚀 时能够保护金属氧化物半导体不受到金属刻蚀液的破坏。当采用该种结构以后，栅极引线， 及栅绝缘层的刻蚀与刻蚀保护层的刻蚀，由于需要刻蚀的膜层厚度的不同，必须使用两道 掩膜板工艺进行，不但工艺时间长，并且还因为在一层薄膜上两次涂覆光刻胶的缘故，导致 光刻胶的残留，破坏器件特性。
【发明内容】
[0004] (一）所要解决的技术问题
[0005] 本发明的目的在于提供一种显示装置、阵列基板及其制作方法，将栅绝缘层的刻 蚀与金属氧化物半导体层的刻蚀使用同一次掩膜板工艺制备以实现缩短工艺流程，提高良 率。
[0006] (二）技术方案
[0007] 为实现上述目的，本发明采用如下技术方案：
[0008] 本发明一方面提供一种阵列基板，包括：基板，在基板上设有栅电极及栅线、栅绝 缘层和有源层；
[0009] 所述有源层为金属氧化物；
[0010] 所述栅绝缘层和有源层同时形成。
[0011] 优选地，所述有源层上还设有刻蚀阻挡层和源漏电极，所述刻蚀阻挡层上设有第 一过孔，所述源漏电极通过第一过孔与有源层电连接。
[0012] 优选地，还包括钝化层和像素电极；所述钝化层上设有第二过孔，所述像素电极通 过第二过孔与漏电极连接。
[0013] 优选地，所述金属氧化物为单层金属氧化物；或者，
[0014] 所述金属氧化物为由多层金属氧化物组成的复合层金属氧化物。
[0015] 优选地，所述单层金属氧化物为IGZO、ITZO、IZ0、Cu20、GZ0、AZ0或ZnON。
[0016] 再一方面，本发明还提供一种显示装置，包括上述的阵列基板。
[0017] 另一方面，本发明还提供一种阵列基板的制作方法，包括：
[0018] 步骤S1、在基板上形成栅电极及栅线的图形；
[0019] 步骤S2、通过一次构图工艺同时形成栅绝缘层和有源层的图形，其中，有源层为金 属氧化物。
[0020] 优选地，所述步骤S2具体包括：
[0021] 沉积一层栅绝缘薄膜，
[0022] 沉积一层金属氧化物半导体层，
[0023] 涂覆光刻胶；
[0024] 采用普通掩膜工艺进行曝光显影，其中，有源层区域为光刻胶完全保留区域，形成 上述区域之外区域为光刻胶完全去除区域；
[0025] 通过第一次刻蚀，去除光刻胶完全去除区域对应的金属氧化物，通过第二次刻蚀， 去除光刻胶完全去除区域对应的栅绝缘薄膜；
[0026] 进行光刻胶的剥离，最终形成栅绝缘层和有源层的图形。
[0027] 优选地，还包括步骤S3、在有源层上形成刻蚀阻挡层和源漏电极的图形，所述刻蚀 阻挡层上设有第一过孔，所述源漏电极通过第一过孔与有源层电连接。
[0028] 优选地，所述步骤S3包括：
[0029] 沉积一层刻蚀阻挡层；
[0030] 涂覆光刻胶；
[0031] 采用普通掩膜工艺进行曝光显影，其中，刻蚀阻挡层上的第二过孔区域及栅极引 线区域为光刻胶完全去除区域，形成上述区域之外区域为光刻胶完全保留区域；
[0032] 进行干法刻蚀，及光刻胶的剥离，形成第二过孔。
[0033] (三）有益效果
[0034] 本发明提供一种显示装置、阵列基板及其制作方法，采用将半导体有源层与栅绝 缘层共用一块掩模板制备，避免了光刻胶的残留，减少了工艺掩膜板数量，而且缩短了工艺 时间，提商了生广效率。
【专利附图】
【附图说明】
[0035] 图1?图8为本发明实施例阵列基板制作步骤示意图，其中图7为图8沿A-A'方 向的剖视图；
[0036] 图9为本发明实施例阵列基板制作方法流程图；
[0037] 其中：
[0038] 1 :基板；2a :栅电极；3 :栅绝缘层；4a :有源层；4 :金属氧化物半导体层；5 :刻蚀 阻挡层；6a :源电极；6b :漏电极；7 :钝化层；8a :像素电极；112 :第一过孔；113 :第二过孔。
【具体实施方式】
[0039] 下面结合附图和实施例，对本发明的【具体实施方式】作进一步详细描述。以下实施 例用于说明本发明，但不是用来限制本发明的范围。
[0040] 如图7和图8所示，本发明提供一种阵列基板，其结构具体包括：基板1，在基板1 上设有栅电极2a及栅线、栅绝缘层3、有源层、刻蚀阻挡层5、源电极6a、漏电极6b、钝化层 7和像素电极8a。
[0041] 其中有源层为金属氧化物；其中，栅绝缘层3和有源层同时形成；所述刻蚀阻挡层 5上设有第一过孔112,所述源电极6a、漏电极6b通过第一过孔112与有源层电连接。所述 钝化层7上设有第二过孔113,所述像素电极8a通过第二过孔113与漏电极6b相连接。
[0042] 其中，所述金属氧化物为单层金属氧化物，其中，该金属氧化物为IGZ0、ITZ0、IZ0、 Cu20、GZ0、ΑΖ0或ZnON ;或者，金属氧化物为由多层金属氧化物组成的复合层金属氧化物。
[0043] 另外，本发明还提供一种显示装置，包括上述的阵列基板。该显示装置包括但不限 于液晶显示器、液晶电视、液晶显示屏等设备，还可以为数码相框、电子纸、0LED面板、手机 等具有显不功能的广品或部件。
[0044] 如图8所示，本发明实施例提供一种阵列基板制作方法，具体包括如下步骤：
[0045] 步骤S1、在基板上形成栅电极及栅线的图形；
[0046] 步骤S2、通过一次构图工艺同时形成栅绝缘层和有源层的图形，其中，有源层为金 属氧化物。
[0047] 其中，所述步骤S2具体包括：
[0048] 沉积一层栅绝缘薄膜，
[0049] 沉积一层金属氧化物半导体层，
[0050] 涂覆光刻胶；
[0051] 采用普通掩膜工艺进行曝光显影，其中，有源层区域为光刻胶完全保留区域，形成 上述区域之外区域为光刻胶完全去除区域；
[0052] 通过第一次刻蚀，去除光刻胶完全去除区域对应的金属氧化物，通过第二次刻蚀， 去除光刻胶完全去除区域对应的栅绝缘薄膜；
[0053] 进行光刻胶的剥离，最终形成栅绝缘层和有源层的图形。
[0054] 本发明提供的阵列基板的制作方法，采用将半导体有源层与栅绝缘层共用一块掩 模板制备，避免了光刻胶的残留，减少了工艺掩膜板数量，而且缩短了工艺时间，提高了生 产效率。
[0055] 下面具体描述一下整个阵列基板的制作方法：
[0056] 步骤1001 :在基板1 (例如玻璃基板或石英基板）上利用Sputter沉积一层栅金 属膜，厚度为1500埃-2500埃，该栅金属膜可以选用Cu、Cu合金、Mo、Mo-Al-Mo合金、Mo/ Al-Nd/Mo叠层结构、A1、A1合金、Mo/Nd/Cu/Ti/Cu合金中的一种或者多种。
[0057] 涂覆光刻胶，利用普通掩膜板进行曝光，然后进行湿法刻蚀，最终形成栅电极2a， 栅线，参考图1。
[0058] 步骤1002 :利用PECVD沉积一层栅绝缘层3,厚度为1000埃-3000埃，材料可以选 用SiNx、Si0 x的单层膜、也可以选用51队和Si0x的复合物，其对应的反应气体可以为SiH4、 NH3、N2的混合气体或SiH2Cl2、NH 3、N2的混合气体，然后利用Sputter沉积一层金属氧化物半 导体，厚度为300埃-1000埃，该金属氧化物半导体可以选用IGZ0 (氧化铟镓锌）、ΙΤΖ0 (氧 化铟锡锌）、ΙΖ0 (氧化铟锌）、Cu20 (氧化亚铜）、GZ0 (氧化镓锌）、ΑΖ0 (铝掺杂的氧化锌）、 ΗΠΖ0 (铪铟氧化锌）、Ζη0Ν(氮氧化锌）等单层金属氧化物，也可以选用由几种金属氧化物 组成的复合膜层；
[0059] 利用普通掩膜板进行曝光，显影后形成光刻胶完全保留区与光刻胶完全去除区。 其中光刻胶完全保留区对应半导体区域，光刻胶完全去除区域对应于其他区域，先进行湿 法刻蚀，去除金属氧化物，然后进行干法刻蚀，去除栅绝缘层，最后进行光刻胶的剥离，最终 形成有源层4a，参考图2和图3。
[0060] 步骤1003 :利用PECVD沉积一层刻蚀阻挡层5,厚度为2000埃-3000埃，材料可以 选用SiOx的单层膜、也可以选用SiN x、SiOx的复合物，其对应的反应气体可以为SiH4、NH3、 N2的混合气体或SiH2Cl2、NH3、N 2的混合气体，然后涂覆光刻胶采用普通掩膜工艺进行曝光 工艺，显影后形成光刻胶完全去除区域与光刻胶保留区域，完全去除区域对应有源层上与 源漏电极相接触的第一过孔及栅极引线区域，光刻胶完全保留区域对应其他区域。进行干 法刻蚀，及光刻胶的剥离，形成第二过孔，参考图4。
[0061] 步骤1004 :然后通过溅射或者热蒸镀的方法沉积源漏金属膜，厚度为2000 埃-3000埃，材料可以选用Mo、Al、Cu、W等金属，或者是几种金属的复合膜层，经过曝光显 影并刻蚀以后形成源电极6a、漏电极6b、数据线，参考图5。
[0062] 步骤1005 :利用PECVD沉积钝化层7,厚度为1000埃-3000 ±矣，成分可以是SiNx、 SiOx，或者是其复合物等，然后进行曝光、显影，进行干法刻蚀，最终形成漏电极与像素电极 相接触的过孔。这层绝缘层也可以用感光的绝缘树脂代替，参考图6。
[0063] 步骤1006 :利用磁控溅射设备（Sputter)沉积一层透明导电膜，其可以选用氧化 铟锡（ΙΤ0)、氧化铟锌（ΙΖ0)或氧化铝锌等材料，厚度为500-1500埃，然后用普通的掩模板 进行曝光工艺，显影并湿法刻蚀后，生成像素电极8a，参考图7。
[0064] 本发明提供一种显示装置、阵列基板及其制作方法，采用将半导体有源层与栅绝 缘层共用一块掩模板制备，避免了光刻胶的残留，减少了工艺掩膜板数量，而且缩短了工艺 时间，提商了生广效率。
[〇〇65] 以上所述仅是本发明的优选实施方式，应当指出，对于本【技术领域】的普通技术人 员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变型，这些改进和变型 也应视为本发明的保护范围。
【权利要求】
1. 一种阵列基板，其特征在于，包括： 基板，在基板上设有栅电极及栅线、栅绝缘层和有源层； 所述有源层为金属氧化物； 所述栅绝缘层和有源层同时形成。
2. 根据权利要求1所述的阵列基板，其特征在于，所述有源层上还设有刻蚀阻挡层和 源漏电极，所述刻蚀阻挡层上设有第一过孔，所述源漏电极通过第一过孔与有源层连接。
3. 根据权利要求1所述的阵列基板，其特征在于，还包括钝化层和像素电极；所述钝化 层上设有第二过孔，所述像素电极通过第二过孔与漏电极电连接。
4. 根据权利要求1所述的阵列基板，其特征在于，所述金属氧化物为单层金属氧化物； 或者， 所述金属氧化物为由多层金属氧化物组成的复合层金属氧化物。
5. 根据权利要求4所述的阵列基板，其特征在于，所述单层金属氧化物为IGZO、ITZO、 IZO、Cu20、GZO、AZO 或 ZnON。
6. -种显示装置，其特征在于，包括权利要求1-5任一项所述的阵列基板。
7. -种阵列基板的制作方法，其特征在于，包括： 步骤S1、在基板上形成栅电极及栅线的图形； 步骤S2、通过一次构图工艺同时形成栅绝缘层和有源层的图形，其中，有源层为金属氧 化物。
8. 根据权利要求7所述的制作方法，其特征在于，所述步骤S2具体包括： 沉积一层栅绝缘薄膜， 沉积一层金属氧化物半导体层， 涂覆光刻胶； 采用普通掩膜工艺进行曝光显影，其中，有源层区域为光刻胶完全保留区域，形成上述 区域之外区域为光刻胶完全去除区域； 通过第一次刻蚀，去除光刻胶完全去除区域对应的金属氧化物，通过第二次刻蚀，去除 光刻胶完全去除区域对应的栅绝缘薄膜； 进行光刻胶的剥离，最终形成栅绝缘层和有源层的图形。
9. 根据权利要求7所述的制作方法，其特征在于，还包括： 步骤S3、在有源层上形成刻蚀阻挡层和源漏电极的图形，所述刻蚀阻挡层上设有第一 过孔，所述源漏电极通过第一过孔与有源层连接。
10. 根据权利要求9所述的制作方法，其特征在于，所述步骤S3包括： 沉积一层刻蚀阻挡层； 涂覆光刻胶； 采用普通掩膜工艺进行曝光显影，其中，刻蚀阻挡层上的第二过孔区域及栅极引线区 域为光刻胶完全去除区域，形成上述区域之外区域为光刻胶完全保留区域； 进行干法刻蚀，及光刻胶的剥离，形成第二过孔。
【文档编号】G02F1/136GK104051472SQ201410276954
【公开日】2014年9月17日 申请日期:2014年6月19日 优先权日:2014年6月19日
【发明者】高涛, 陈立强, 周伟峰 申请人:京东方科技集团股份有限公司