像素结构、阵列基板及液晶显示面板的制作方法
【专利摘要】本发明提供一种像素结构、阵列基板及液晶显示面板，该像素结构包括：一栅线、一数据线及一薄膜晶体管组，该薄膜晶体管组包括数个串联的薄膜晶体管，该薄膜晶体管组具有一个外露的源极、一个外露的漏极及数个外露的栅极，该外露的源极与所述数据线连接，数个外露的栅极与所述栅线连接。本发明的像素结构、阵列基板及液晶显示面板，在一个像素结构中设置数个薄膜晶体管，增大了总电阻，从而降低了漏电流，进而降低产品功耗、减少耗电量。
【专利说明】像素结构、阵列基板及液晶显不面板
【技术领域】
[0001] 本发明涉及液晶显示【技术领域】，尤其涉及一种像素结构、阵列基板及液晶显示面 板。
【背景技术】
[0002] 随着信息时代的发展，显示技术及显示器件在信息技术中占据的位置越来越重 要，而TFT-LCD (薄膜晶体管液晶显示器）因其具有功耗低、重量轻、厚度薄、体积小、无辐射 等优点，在显示技术中占据了重要地位。
[0003] 薄膜晶体管液晶显示器由阵列玻璃基板和彩膜玻璃基板对盒，其间抽空后封灌液 晶材料。
[0004] 现在智能穿戴产品正在不断的普及，而智能穿戴产品体积都较小，电源量较小，导 致需要经常充电。液晶显示面板作为智能穿戴产品的主要部件，其耗电量直接影响智能穿 戴产品的功耗。现有的薄膜晶体管液晶显示面板的一个像素结构一般仅包括一个像素电极 和一个薄膜晶体管，存在较大的漏电流，导致其应用于智能穿戴产品时耗电量较高，需要经 常充电，非常不方便。
【发明内容】
[0005] 本发明的目的在于提供一种像素结构、阵列基板及液晶显示面板，能够有效降低 漏电流，从而降低功耗、减少耗电量。
[0006] 为实现上述目的，本发明提供一种像素结构，包括：一栅线、一数据线及一薄膜晶 体管组，该薄膜晶体管组包括数个串联的薄膜晶体管，该薄膜晶体管组具有一个外露的源 极、一个外露的漏极及数个外露的栅极，该外露的源极与所述数据线连接，数个外露的栅极 与所述栅线连接。
[0007] 进一步地，每一薄膜晶体管均包括一源极、一漏极、一栅极，相连的任意两薄膜晶 体管为源极与漏极相连。
[0008] 进一步地，每一薄膜晶体管均包括一半导体层，数个薄膜晶体管之间的半导体层 互不相连。
[0009] 进一步地，所述半导体层为a_Si层。
[0010] 进一步地，所述栅极与所述栅线一体形成。
[0011] 本发明还提供一种阵列基板，包括数个像素结构，该像素结构为上述任意一项所 述的像素结构。
[0012] 本发明还提供一种液晶显示面板，包括上述的阵列基板。
[0013] 本发明的有益效果：本发明的像素结构、阵列基板及液晶显示面板，在一个像素结 构中设置数个薄膜晶体管，增大了总电阻，从而降低了漏电流，进而降低产品功耗、减少耗 电量。
【专利附图】
【附图说明】
[0014] 图1为本发明像素结构的结构示意图； 图2为本发明阵列基板的俯视图； 图3为本发明液晶面板的结构示意图。
【具体实施方式】
[0015] 下面结合附图详细说明本发明的机构和工作原理。为了更好说明本实施例，附图 某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对于本领域技术人员来说，附 图中某些公知结构及其说明可能省略是可以理解的。相同或相似的标号对应相同或相似的 部件。
[0016] 请参阅图1所示，本发明提供一种像素结构10,包括一栅线11、一数据线12及一 薄膜晶体管组13,该薄膜晶体管组13包括数个串联的薄膜晶体管130,所述薄膜晶体管组 13具有一个外露的源极13Γ、一个外露的漏极132'及数个外露的栅极133'，该外露的源极 131与所述数据线12连接，数个外露的栅极133'与所述栅线11连接。所述栅极可以与所 述栅线11 一体形成，方便制作。
[0017] 每一薄膜晶体管130均包括一源极131、一漏极132、一栅极133以及一半导体层 134,相连的任意两薄膜晶体管13为源极131与漏极132相连，处于薄膜晶体管组130两端 的两薄膜晶体管131分别具有一未与漏极132连接的源极131或一未与源极131连接的漏 极132,该源极131和漏极132即为薄膜晶体管组13外露的源极13Γ和外露的漏极132'。 每一薄膜晶体管130的栅极133即为所述薄膜晶体管组13的外露的栅极133'。所述数个 薄膜晶体管130优选并排设置，以占用较小空间。数个薄膜晶体管130之间的半导体层134 互不相连，从而增大整个像素结构10的总电阻，降低漏电流。该半导体层134 -般为a-Si 层。
[0018] 本发明在一个像素结构10中设置数个薄膜晶体管130,相对于具有单个薄膜晶体 管的像素结构而言增大了总电阻，从而可以有效降低漏电流。其中相互连接的源极131和 漏极132-般通过金属线连接，通过控制金属线的线宽及长度可以控制总电阻的大小，从 而控制漏电流的大小。将该像素结构10应用于液晶显示面板中时可以有效降低液晶显示 面板的功耗。该像素结构10适用于透射型、全反射型、或半透半反型液晶显示面板，适用范 围广。
[0019] 请参阅图2所示，本发明还提供一种阵列基板20,包括数个上述的像素结构10,数 个像素结构10阵列分布。该阵列基板20具有较低的漏电流，功耗低。
[0020] 请参阅图3所示，本发明还提供一种液晶显示面板30,包括从上到下依次设置的 上偏光片31、彩色滤光片32、液晶层33、阵列基板20及下偏光片35,该阵列基板20为上述 的阵列基板20。该液晶显示面板30具有较低的漏电流，从而具有较低的功耗，耗电量低，适 合长时间使用及应用于智能穿戴产品中。
[0021] 综上所述，本发明的像素结构、阵列基板及液晶显示面板，在一个像素结构中设置 数个薄膜晶体管，增大了总电阻，从而降低了漏电流，进而降低产品功耗、减少耗电量。
[0022] 显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对 本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可 以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本 发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求 的保护范围之内。
【权利要求】
1. 一种像素结构，其特征在于，包括：一栅线、一数据线及一薄膜晶体管组，该薄膜晶 体管组包括数个串联的薄膜晶体管，该薄膜晶体管组具有一个外露的源极、一个外露的漏 极及数个外露的栅极，该外露的源极与所述数据线连接，数个外露的栅极与所述栅线连接。
2. 根据权利要求1所述的像素结构，其特征在于，每一薄膜晶体管均包括一源极、一漏 极、一栅极，相连的任意两薄膜晶体管为源极与漏极相连。
3. 根据权利要求1所述的像素结构，其特征在于，每一薄膜晶体管均包括一半导体层， 数个薄膜晶体管之间的半导体层互不相连。
4. 根据权利要求3所述的像素结构，其特征在于，所述半导体层为a-Si层。
5. 根据权利要求1所述的像素结构，其特征在于，所述栅极与所述栅线一体形成。
6. -种阵列基板，其特征在于，包括数个像素结构，该像素结构为权利要求1-5中任意 一项所述的像素结构。
7. -种液晶显示面板，其特征在于，包括权利要求6所述的阵列基板。
【文档编号】G02F1/13GK104062788SQ201410326800
【公开日】2014年9月24日 申请日期:2014年7月10日 优先权日:2014年7月10日
【发明者】柳发霖, 胡君文, 李林, 洪胜宝, 何基强 申请人:信利半导体有限公司