一种阵列基板和显示装置制造方法
【专利摘要】本发明提供一种阵列基板，包括薄膜晶体管和设置在薄膜晶体管上方的像素电极，像素电极和薄膜晶体管之间夹设有绝缘层，像素电极通过开设在绝缘层中的过孔与薄膜晶体管的漏极连接，像素电极在正投影方向上覆盖过孔的局部边缘。该阵列基板通过使像素电极在正投影方向上覆盖过孔的局部边缘，使相邻两个像素电极之间的距离明显增大，这不仅避免了像素电极之间发生短路，而且能够在确保像素电极之间不发生短路的情况下，适当地增大像素电极的面积和数量，从而能够提高显示产品的开口率和分辨率。
【专利说明】一种阵列基板和显示装置
【技术领域】
[0001]本发明涉及显示【技术领域】，具体地，涉及一种阵列基板和显示装置。
【背景技术】
[0002]液晶显示装置(LCD:Liquid Crystal Display)因其体积小、功耗低、无福射等特点已成为目前平板显示装置中的主流产品。
[0003]液晶显示装置通常包括阵列基板，阵列基板上设置有薄膜晶体管和像素电极，像素电极与薄膜晶体管的漏极连接，显示时，通过薄膜晶体管的开关控制，实现像素电极的充电显示作用。通常，在薄膜晶体管和像素电极之间设置有绝缘层，像素电极通过开设在绝缘层中的过孔与薄膜晶体管的漏极连接。
[0004]随着液晶显示面板分辨率的提升，像素电极的布设区域越来越小，在实现像素电极与漏极之间过孔搭接的同时，还要确保像素电极图形之间保留有充分的间距，以避免像素电极图形之间发生短路。目前，为了避免像素电极图形之间发生短路，如图1所示，通常将控制相邻两个像素电极2的薄膜晶体管I设置在相邻两个像素电极2之间的间隔区域内。
[0005]但是，由于像素电极2在制备完毕后通常通过完全覆盖绝缘层中的过孔3来实现与薄膜晶体管I漏极11的连接，这会使得两个像素电极2在与各自所对应的漏极11连接的两个连接部6之间的距离L靠得很近，很容易导致两个像素电极2之间发生短路。如果将两个连接部6之间的距离增大，使两个连接部6之间保留充分的间距，又会导致像素电极2图形面积相对减小，从而对显示面板显示时的开口率产生不利的影响，同时，还会对显示面板分辨率的提升造成一定的困难。
【发明内容】
[0006]本发明针对现有技术中存在的上述技术问题，提供一种阵列基板和显示装置。该阵列基板通过使像素电极在正投影方向上覆盖过孔的局部边缘，不仅避免了像素电极之间发生短路，而且能够提高显示产品的开口率，同时还能提高显示产品的分辨率。
[0007]本发明提供一种阵列基板，包括薄膜晶体管和设置在所述薄膜晶体管上方的像素电极，所述像素电极和所述薄膜晶体管之间夹设有绝缘层，所述像素电极通过开设在所述绝缘层中的过孔与所述薄膜晶体管的漏极连接，所述像素电极在正投影方向上覆盖所述过孔的局部边缘。
[0008]优选地，还包括多条栅线和数据线，所述栅线和所述数据线空间交叉将所述阵列基板划分为多个区域，所述像素电极包括多个，所述薄膜晶体管包括多个，所述像素电极与所述薄膜晶体管一一对应连接；
[0009]任意相邻的两个所述像素电极分别对应设置在相互间隔的两个所述区域内，与相邻两个所述像素电极连接的所述薄膜晶体管设置在相邻两个所述像素电极之间间隔的所述区域内。
[0010]优选地，与相邻两个所述像素电极连接的所述薄膜晶体管的漏极分设在相邻两个所述像素电极之间间隔的所述区域的对角位置上，与相邻两个所述像素电极相对应的所述过孔分别对应位于所述漏极的正投影方向上。
[0011]优选地，相邻两个所述像素电极在正投影方向上分别覆盖与其相对应的两个所述过孔的相对且相互远离的一侧边缘。
[0012]优选地，所述像素电极在正投影方向上与所述过孔相重叠部分的最大宽度小于所述过孔的最大孔径。
[0013]优选地，所述像素电极在正投影方向上覆盖所述过孔的靠近所述像素电极的一侧边缘。
[0014]优选地，所述像素电极的对应与所述薄膜晶体管的相连接部分的形状呈梯形，所述梯形的较短的底边与所述过孔相覆叠。
[0015]优选地，所述梯形的较短的底边的长度小于2 μ m。
[0016]优选地，所述像素电极的对应与所述薄膜晶体管的相连接部分的形状呈矩形，所述矩形的一宽边与所述过孔相覆叠。
[0017]优选地，所述矩形的宽边的长度小于2 μ m。
[0018]本发明还提供一种显示装置，包括上述阵列基板。
[0019]本发明的有益效果:本发明所提供的阵列基板，通过使像素电极在正投影方向上覆盖过孔的局部边缘，使相邻两个像素电极之间的距离明显增大，这不仅避免了像素电极之间发生短路，而且，由于像素电极之间的距离明显增大，所以能够在确保像素电极之间不发生短路的情况下，适当地减小薄膜晶体管所在区域的面积，如此能使像素电极所在区域的面积相应增大，从而能使像素电极的面积适当增大，进而提高了显示产品的开口率，同时，像素电极所在区域面积的增大，还能使像素电极的数量相应增多，进而还能提高显示产品的分辨率。
[0020]本发明所提供的显示装置，通过采用上述阵列基板，提高了显示装置的开口率和分辨率。
【专利附图】
【附图说明】
[0021]图1为现有技术中阵列基板的局部结构俯视图；
[0022]图2为本发明实施例1中阵列基板的局部结构俯视图；
[0023]图3为本发明实施例2中阵列基板的局部结构俯视图。
[0024]其中的附图标记说明:
[0025]1.薄膜晶体管；11.漏极；2.像素电极；21.梯形的较短的底边；22.矩形的一宽边；23.相连接部分；3.过孔；4.栅线；5.数据线；6.连接部；X.两个漏极之间的横向间距；Y.两个漏极之间的纵向间距。
【具体实施方式】
[0026]为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图和【具体实施方式】对本发明所提供的一种阵列基板和显示装置作进一步详细描述。
[0027]实施例1:
[0028]本实施例提供一种阵列基板，如图2所示，包括薄膜晶体管I和设置在薄膜晶体管
I上方的像素电极2，像素电极2和薄膜晶体管I之间夹设有绝缘层，像素电极2通过开设在绝缘层中的过孔3与薄膜晶体管I的漏极11连接，像素电极2在正投影方向上覆盖过孔3的局部边缘。
[0029]如此设置，能够减小像素电极2在与薄膜晶体管I漏极11的连接处的尺寸，从而使像素电极2之间在各自与漏极11的连接处的间距增大，避免在像素电极2之间出现短路现象。
[0030]本实施例中，阵列基板还包括多条栅线4和数据线5，栅线4和数据线5空间交叉将阵列基板划分为多个区域，像素电极2包括多个，薄膜晶体管I包括多个，像素电极2与薄膜晶体管I 一一对应连接；任意相邻的两个像素电极2分别对应设置在相互间隔的两个区域内，与相邻两个像素电极2连接的薄膜晶体管I设置在相邻两个像素电极2之间间隔的区域内。如此设置，能够使相邻像素电极2图形之间的间距增大，从而避免像素电极2之间出现短路现象。
[0031]本实施例中，与相邻两个像素电极2连接的薄膜晶体管I的漏极11分设在相邻两个像素电极2之间间隔的区域的对角位置上，与相邻两个像素电极2相对应的过孔3分别对应位于漏极11的正投影方向上。如此设置，能够使与相邻两个像素电极2分别连接的漏极11之间的距离最大，从而使相邻两个像素电极2的与漏极11的连接处之间的距离最大，有利于避免像素电极2之间发生短路现象。
[0032]本实施例中，相邻两个像素电极2在正投影方向上分别覆盖与其相对应的两个过孔3的相对且相互远离的一侧边缘。由于像素电极2通过过孔3与薄膜晶体管I的漏极11连接，如此设置，一方面使像素电极2能通过过孔3与薄膜晶体管I的漏极11连接，从而确保实现薄膜晶体管I对像素电极2的充电显示控制；另一方面，使相邻两个像素电极2在过孔3位置处距离变大，从而避免像素电极2之间发生短路；同时，由于相邻两个像素电极2在过孔3位置处距离变大，所以能相应地减小薄膜晶体管I设置区域的面积，从而使像素电极2的设置区域面积增大，这样像素电极2的面积也能相应增大，进而提高了显示产品的开口率。
[0033]本实施例中，像素电极2在正投影方向上与过孔3相重叠部分的最大宽度小于过孔3的最大孔径。即像素电极2在正投影方向上仅与过孔3的局部重叠，这使像素电极2的与薄膜晶体管I漏极11的连接处的尺寸大大减小，从而能够加大像素电极2之间的距离，避免像素电极2之间由于距离太近而发生短路。
[0034]如图2所示，本实施例中，像素电极2在正投影方向上覆盖过孔3的靠近像素电极2的一侧边缘。像素电极2的对应与薄膜晶体管I的相连接部分23的形状呈梯形，梯形的较短的底边21与过孔3相覆叠。梯形的较短的底边21的长度小于2 μ m。这使得相邻两个像素电极2的与薄膜晶体管I的漏极11的相连接部分23(即与过孔3相覆叠部分)之间的纵向间距Y和横向间距X都增大了，这不仅能避免像素电极2之间发生短路，而且，由于像素电极2之间的距离增大，所以能够在确保像素电极2之间不发生短路的情况下，适当地减小薄膜晶体管I所在区域的面积(即将两个漏极11之间的纵向间距Y和横向间距X适当缩短一些)，如此能使像素电极2所在区域的面积相应增大，从而能够适当增大像素电极2的面积，进而能够提高显示产品的开口率，同时，像素电极2所在区域面积的增大，还能使像素电极2的数量相应增多，进而还能提高显示产品的分辨率。
[0035]实施例2:
[0036]本实施例提供一种阵列基板，与实施例1不同的是，如图3所示，像素电极2的对应与薄膜晶体管I的相连接部分23的形状呈矩形，矩形的一宽边22与过孔3相覆叠。矩形的宽边22的长度小于2 μ m。
[0037]上述设置，同样能使得相邻两个像素电极2的与薄膜晶体管I的漏极11的相连接部分23(即与过孔3相覆叠部分)之间的纵向间距Y和横向间距X都增大，不仅避免了像素电极2之间发生短路，而且，由于像素电极2之间的距离增大，所以能够在确保像素电极2之间不发生短路的情况下，适当地减小薄膜晶体管I所在区域的面积(即将两个漏极11之间的纵向间距Y和横向间距X适当缩短一些)，如此能使像素电极2所在区域的面积相应增大，从而能够适当增大像素电极2的面积，进而能够提高显示产品的开口率，同时，像素电极2所在区域面积的增大，还能使像素电极2的数量相应增多，进而还能提高显示产品的分辨率。
[0038]本实施例中阵列基板的其他结构与实施例1中相同，此处不再赘述。
[0039]实施例1-2的有益效果:实施例1-2中所提供的阵列基板，通过使像素电极在正投影方向上覆盖过孔的局部边缘，使相邻两个像素电极之间的距离明显增大，这不仅避免了像素电极之间发生短路，而且，由于像素电极之间的距离明显增大，所以能够在确保像素电极之间不发生短路的情况下，适当地减小薄膜晶体管所在区域的面积，如此能使像素电极所在区域的面积相应增大，从而能使像素电极的面积适当增大，进而提高了显示产品的开口率，同时，像素电极所在区域面积的增大，还能使像素电极的数量相应增多，进而还能提高显示产品的分辨率。
[0040]实施例3:
[0041]本实施例提供一种显示装置，包括实施例1-2任意一个中的阵列基板。
[0042]通过采用实施例1-2任意一个中的阵列基板，使显示装置的开口率和分辨率能够得到进一步提闻。
[0043]上述显示装置可以为:液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0044]可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
【权利要求】
1.一种阵列基板，包括薄膜晶体管和设置在所述薄膜晶体管上方的像素电极，所述像素电极和所述薄膜晶体管之间夹设有绝缘层，所述像素电极通过开设在所述绝缘层中的过孔与所述薄膜晶体管的漏极连接，其特征在于，所述像素电极在正投影方向上覆盖所述过孔的局部边缘。
2.根据权利要求1所述的阵列基板，其特征在于，还包括多条栅线和数据线，所述栅线和所述数据线空间交叉将所述阵列基板划分为多个区域，所述像素电极包括多个，所述薄膜晶体管包括多个，所述像素电极与所述薄膜晶体管一一对应连接； 任意相邻的两个所述像素电极分别对应设置在相互间隔的两个所述区域内，与相邻两个所述像素电极连接的所述薄膜晶体管设置在相邻两个所述像素电极之间间隔的所述区域内。
3.根据权利要求2所述的阵列基板，其特征在于，与相邻两个所述像素电极连接的所述薄膜晶体管的漏极分设在相邻两个所述像素电极之间间隔的所述区域的对角位置上，与相邻两个所述像素电极相对应的所述过孔分别对应位于所述漏极的正投影方向上。
4.根据权利要求3所述的阵列基板，其特征在于，相邻两个所述像素电极在正投影方向上分别覆盖与其相对应的两个所述过孔的相对且相互远离的一侧边缘。
5.根据权利要求4所述的阵列基板，其特征在于，所述像素电极在正投影方向上与所述过孔相重叠部分的最大宽度小于所述过孔的最大孔径。
6.根据权利要求5所述的阵列基板，其特征在于，所述像素电极在正投影方向上覆盖所述过孔的靠近所述像素电极的一侧边缘。
7.根据权利要求6所述的阵列基板，其特征在于，所述像素电极的对应与所述薄膜晶体管的相连接部分的形状呈梯形，所述梯形的较短的底边与所述过孔相覆叠。
8.根据权利要求7所述的阵列基板，其特征在于，所述梯形的较短的底边的长度小于2 μ m0
9.根据权利要求6所述的阵列基板，其特征在于，所述像素电极的对应与所述薄膜晶体管的相连接部分的形状呈矩形，所述矩形的一宽边与所述过孔相覆叠。
10.根据权利要求9所述的阵列基板，其特征在于，所述矩形的宽边的长度小于2μ m。
11.一种显示装置，其特征在于，包括权利要求1-10任意一项所述的阵列基板。
【文档编号】G02F1/1362GK104181740SQ201410360563
【公开日】2014年12月3日 申请日期:2014年7月25日 优先权日:2014年7月25日
【发明者】郭建 申请人:京东方科技集团股份有限公司, 北京京东方光电科技有限公司