阵列基板、彩膜基板及其制作方法、显示面板、显示装置制造方法
【专利摘要】本发明公开了一种阵列基板及其制作方法、彩膜基板及其制作方法、显示面板、显示装置，用以降低公共电极的电阻，降低残像、闪烁等不良。所述阵列基板包括衬底基板，该衬底基板划分为透光区和非透光区，所述透光区包括位于该衬底基板上的若干阵列排列的像素电极，所述非透光区包括位于该衬底基板上的若干阵列排列的薄膜晶体管、数据线和栅极线，其特征在于，所述阵列基板还包括透明的公共电极，其中至少部分位于所述非透光区的所述公共电极的厚度大于位于所述透光区的所述公共电极的厚度。
【专利说明】阵列基板、彩膜基板及其制作方法、显示面板、显示装置
【技术领域】
[0001]本发明涉及显示器【技术领域】，尤其涉及一种阵列基板、彩膜基板及其制作方法、显示面板、显示装置。
【背景技术】
[0002]随着显示技术的发展，高解析度窄边框的显示面板越来越受到人们的推崇，在现有技术的基础上，随着解析度越做越高，对应像素的尺寸越来越小，由此带来的像素开口率的降低越来越明显。窄边框设计中周边公共电极线宽度设计越来越占比重。现有技术液晶显示器中的公共电极的材料一般选择氧化铟锡(Indium Tin Oxide, ITO)材料,ITO薄膜是一种η型半导体材料，具有高的导电率、高的可见光透过率、高的机械硬度和良好的化学稳定性。它是液晶显示器、等离子显示器、电致发光显示器、触摸屏、太阳能电池以及其它电子仪表的透明电极最常用的薄膜材料。由于采用ITO薄膜作为公共电极时，公共电极的电阻较大，会使液晶面板抗串扰和抗闪烁的性能变差。为了降低公共电极的电阻，现有技术通常采用下面三种方法实现。
[0003]方法一:通过将栅极(Gate)金属层作为公共电极层，用来降低公共电极的电阻，但是采用该方法会导致显示面板开口率降低的问题。方法二:在液晶面板的显示区采用第三金属层作为公共电极层，用来降低公共电极的电阻，但是采用该方法会增加一道掩膜板(mask)，导致整个工艺过程增加，同时也增加了制作成本。方法三:在方法一和方法二的基础上，通过在显示面板的显示区10的周边设计公共电极走线11，如图1所示，用来降低公共电极的电阻，但是采用该方法不利于窄边框的设计。
[0004]综上所述，现有技术中公共电极的电阻较大，液晶面板抗串扰和抗闪烁的性能较差，公共电极设计限制了高开口率及窄边框的产品的开发。
【发明内容】
[0005]有鉴于此，本发明实施例提供了一种阵列基板、彩膜基板及其制作方法、显示面板、显示装置，用以降低公共电极的电阻，降低残像、闪烁等不良。
[0006]本发明实施例提供的一种阵列基板，包括衬底基板，该衬底基板划分为透光区和非透光区，所述透光区包括位于该衬底基板上的若干阵列排列的像素电极，所述非透光区包括位于该衬底基板上的若干阵列排列的薄膜晶体管、数据线和栅极线，其中，所述阵列基板还包括透明的公共电极，其中至少部分位于所述非透光区的所述公共电极的厚度大于位于所述透光区的所述公共电极的厚度。
[0007]由本发明实施例提供的阵列基板，由于该阵列基板中的公共电极至少部分位于阵列基板非透光区的厚度大于位于阵列基板透光区的厚度。这种设计相对于现有技术的方法一能够增加开口率，相对于现有技术的方法二能够减少掩膜板数量，相对于现有技术的方法三，能够减少公共电极电阻设计对窄边框的影响。因此，将公共电极在阵列基板的透光区和非透光区的厚度设置为不同，对于整个公共电极层，能够降低公共电极电阻，降低残像、闪烁等不良。
[0008]较佳地，至少部分正投影在所述数据线和/或所述栅极线区域的所述公共电极的厚度大于正投影在所述像素电极区域的所述公共电极的厚度。
[0009]这样，对于整个公共电极层，能够降低公共电极电阻，降低残像、闪烁等不良。
[0010]较佳地，所述公共电极位于所述数据线和栅极线的上方，所述公共电极位于所述像素电极的下方，位于所述数据线和栅极线上方区域的所述公共电极的厚度大于位于所述像素电极下方区域的所述公共电极的厚度。
[0011]这样，公共电极位于数据线和栅极线的上方，公共电极位于像素电极的下方，在实际制作过程中更加方便、简单；位于数据线和栅极线上方区域的公共电极的厚度大于位于像素电极下方区域的公共电极的厚度，能够在降低公共电极电阻的同时，不影响像素电极的透过率。
[0012]较佳地，位于所述数据线上方的所述公共电极的厚度与位于所述栅极线上方的所述公共电极的厚度相同。
[0013]这样，将位于数据线上方的公共电极的厚度设置为与位于栅极线上方的公共电极的厚度相同，在实际制作过程中更加方便、简单。
[0014]本发明实施例还提供了一种彩膜基板，包括衬底基板，该衬底基板划分为透光区和非透光区，所述透光区包括位于该衬底基板上的彩膜层，所述非透光区包括位于该衬底基板上的黑矩阵，还包括透明的公共电极，其中至少部分位于所述非透光区的所述公共电极的厚度大于位于所述透光区的所述公共电极的厚度。
[0015]由本发明实施例提供的彩膜基板，由于该彩膜基板中的公共电极至少部分位于彩膜基板非透光区的厚度大于位于彩膜基板透光区的厚度，对于整个公共电极层，能够降低公共电极电阻，降低残像、闪烁等不良。
[0016]较佳地，至少部分正投影在所述黑矩阵区域的所述公共电极的厚度大于正投影在所述彩膜层层区域的所述公共电极的厚度。
[0017]这样，在实际制作过程中更加方便、简单。
[0018]本发明实施例还提供了一种显示面板，该显示面板包括上述的阵列基板或彩膜基板。
[0019]由于本发明实施例提供的显示面板包括上述的阵列基板或彩膜基板，因此该显示面板也能够降低残像、闪烁等不良。
[0020]本发明实施例还提供了一种显示装置，该装置包括上述的显示面板。
[0021]由于本发明实施例提供的显示装置包括上述的显示面板，因此该显示装置也能够降低残像、闪烁等不良。
[0022]本发明实施例还提供了一种上述阵列基板的制作方法，包括薄膜晶体管的制作、像素电极的制作以及数据线和栅极线的制作，还包括公共电极的制作，其中至少部分位于阵列基板非透光区的所述公共电极的厚度大于位于阵列基板透光区的所述公共电极的厚度。
[0023]由本发明实施例提供的上述阵列基板的制作方法，由于通过该方法制作得到的公共电极至少部分位于阵列基板非透光区的厚度大于位于阵列基板透光区的厚度，因此，对于整个制作得到的公共电极层，能够降低公共电极的电阻，降低残像、闪烁等不良。
[0024]较佳地，采用多色调掩膜板制作所述公共电极，具体包括:
[0025]在衬底基板上沉积透明导电薄膜；
[0026]在所述透明导电薄膜上涂覆光刻胶，通过多色调掩膜板进行曝光、显影，形成光刻胶完全覆盖区、光刻胶部分覆盖区和无光刻胶覆盖区，其中，所述光刻胶完全覆盖区对应阵列基板的非透光区，光刻胶部分覆盖区对应阵列基板的透光区，无光刻胶覆盖区对应像素电极与薄膜晶体管的连接区；
[0027]通过刻蚀，去除无光刻胶覆盖区的所述透明导电薄膜，并去除光刻胶部分覆盖区的光刻胶，暴露出所述透明导电薄膜；
[0028]通过刻蚀，去除暴露出的部分厚度的所述透明导电薄膜，形成位于阵列基板透光区的公共电极；
[0029]去除剩余光刻胶，形成位于阵列基板非透光区的公共电极，位于所述非透光区的公共电极的厚度大于位于所述透光区的公共电极的厚度。
[0030]这样，采用多色调的掩膜板制作公共电极，在实际制作过程中更加方便、简单。
[0031]本发明实施例还提供了一种上述彩膜基板的制作方法，包括彩膜层的制作和黑矩阵的制作，该方法还包括公共电极的制作，其中至少部分位于彩膜基板非透光区的所述公共电极的厚度大于位于彩膜基板透光区的所述公共电极的厚度。
[0032]由本发明实施例提供的上述彩膜基板的制作方法，由于通过该方法制作得到的公共电极至少部分位于彩膜基板非透光区的所述公共电极的厚度大于位于彩膜基板透光区的所述公共电极的厚度，因此，对于整个制作得到的公共电极层，能够降低公共电极的电阻，降低残像、闪烁等不良。
【专利附图】
【附图说明】
[0033]图1为现有技术采用方法三降低公共电极的电阻时的结构示意图；
[0034]图2为本发明实施例提供的一种阵列基板的平面结构示意图；
[0035]图3为本发明实施例提供的一种阵列基板在制作完公共电极后的截面结构示意图；
[0036]图4为本发明实施例提供的制作图2和图3中的公共电极时采用的多色调掩膜板的不意图；
[0037]图5为本发明实施例提供的一种阵列基板的截面结构示意图；
[0038]图6为本发明实施例提供的一种彩膜基板的截面结构示意图。
【具体实施方式】
[0039]本发明实施例提供了一种阵列基板、彩膜基板及其制作方法、显示面板、显示装置，用以降低公共电极的电阻，降低残像、闪烁等不良。
[0040]下面结合附图详细介绍本发明具体实施例提供的阵列基板及其制作方法。
[0041]如图2所示，本发明具体实施例提供了一种阵列基板，包括衬底基板(图中未示出)，该衬底基板划分为透光区和非透光区，其中透光区包括位于衬底基板上的若干阵列排列的像素电极21，非透光区包括位于衬底基板上的若干阵列排列的薄膜晶体管20、数据线22和栅极线23，该阵列基板还包括透明的公共电极24，其中至少部分位于阵列基板非透光区的公共电极24的厚度大于位于阵列基板透光区的公共电极24的厚度。
[0042]本发明具体实施例中的公共电极24为透明导电层，优选地，该导电层的材料为氧化铟锡(ITO)或氧化铟锌(IZO)的单层膜或为ITO和IZO的复合膜。这里，本发明具体实施例以公共电极为ITO的单层膜为例进行说明，由于ITO薄膜的厚度越大其方块电阻越小，ITO薄膜的厚度越小其穿透率越大，故位于非透光区的公共电极的方块电阻较小，位于透光区的公共电极的穿透率较大，本发明具体实施例中将公共电极在透光区和非透光区设置为不同的厚度，在降低公共电极ITO电阻的同时也不会影响透光区中光的穿透率。
[0043]下面结合附图详细介绍本发明具体实施例中的阵列基板的制作方法。
[0044]本发明具体实施例中制作阵列基板时采用的掩膜工序包括六道普通掩膜工序和一道多色调掩膜工序。如图3所示，首先在衬底基板30上沉积一层金属层，通过构图工艺制作栅极31，本发明具体实施例中的构图工艺包括光刻胶的涂覆、曝光、显影以及刻蚀和刻蚀后的去除光刻胶，制作栅极31时采用第一道掩膜板，栅极31为单层金属或复合金属，具体材料的选取与现有技术相同。接着在栅极31上制作栅极绝缘层32，栅极绝缘层32的制作可以采用化学气相沉积等与现有技术相同的方法，栅极绝缘层32的材料可以为氧化硅或氮化硅等常用的绝缘材料。接着在栅极绝缘层32上通过构图工艺制作半导体有源层33，制作半导体有源层33时采用第二道掩膜板，半导体有源层33的具体制作过程和材料选择与现有技术相同，这里不进行赘述。接着在半导体有源层33上通过构图工艺制作源极34和漏极35，制作源极34和漏极35时采用第三道掩膜板，源极34和漏极35的具体制作过程和材料选择与现有技术相同，这里不进行赘述。接着在源极34和漏极35上通过构图工艺制作第一绝缘层36，制作第一绝缘层36时采用第四道掩膜板，第一绝缘层36的具体制作过程和材料选择与现有技术相同，这里不进行赘述。接着在第一绝缘层36上通过构图工艺制作公共电极24，本发明具体实施例在制作公共电极24时采用多色调掩膜板，具体包括:首先在制作有第一绝缘层36的衬底基板上沉积一层ITO薄膜，然后在ITO薄膜上涂覆光刻胶，通过多色调掩膜板进行曝光、显影，形成光刻胶完全覆盖区、光刻胶部分覆盖区和无光刻胶覆盖区，其中，光刻胶完全覆盖区对应阵列基板的非透光区，光刻胶部分覆盖区对应阵列基板的透光区，无光刻胶覆盖区对应后续制作的像素电极与薄膜晶体管的源极或漏极的连接区，通过刻蚀，去除无光刻胶覆盖区的ITO薄膜，并去除光刻胶部分覆盖区的光刻胶，暴露出ITO薄膜，通过刻蚀，去除暴露出的部分厚度的ITO薄膜，形成位于阵列基板透光区的公共电极，去除剩余光刻胶，形成位于阵列基板非透光区的公共电极，位于所述非透光区的公共电极的厚度大于位于所述透光区的公共电极的厚度。当然，这里也可以在第一绝缘层36上先制作像素电极，本发明具体实施例仅以先制作公共电极为例进行说明。
[0045]本发明具体实施例提供的上述公共电极24可以应用在高级超维场转换技术(Advanced Super Dimens1n Switch, ADS)模式的液晶显示器,还可以应用在其它类型的显示器，如扭曲(Twisted Nematic, TN)模式的液晶显示器。
[0046]具体地，本发明具体实施例采用的多色调掩膜板如图4所示，多色调掩膜板的区域I分别对应阵列基板的数据线22和栅极线23，该区域中的多色调掩膜板为完全不透光区，显影后该区域对应光刻胶的完全保留区，位于该区域中的公共电极在整个公共电极的制作过程中均没有被刻蚀，该区域中的公共电极的厚度最大。多色调掩膜板的区域2对应阵列基板的部分透光区，即对应阵列基板的像素电极21，该区域中的多色调掩膜板为部分透光区，显影后该区域对应光刻胶的部分保留区，位于该区域中的公共电极在公共电极的制作过程中被部分刻蚀。多色调掩膜板的区域3对应阵列基板中像素电极与薄膜晶体管的源极或漏极连接的区域，该区域中的多色调掩膜板为完全透光区，显影后该区域对应光刻胶的不保留区，位于该区域中的公共电极在公共电极的制作过程中被全部刻蚀，最后形成的公共电极如图2和图3所示。优选地，本发明具体实施例中位于数据线22上方的公共电极的厚度与位于栅极线23上方的公共电极的厚度相同。
[0047]如图5所示，本发明具体实施例在图3中制作有公共电极24的基板上接着通过构图工艺制作第二绝缘层38，制作第二绝缘层38时采用第五道掩膜板，第二绝缘层38的具体制作过程和材料选择与现有技术相同，这里不进行赘述。接着在第二绝缘层38上通过构图工艺制作像素电极21，制作像素电极21时采用第六道掩膜板，像素电极21的具体制作过程和材料选择与现有技术相同，这里不进行赘述。图5中制作得到的像素电极21与漏极35连接，该处对应图4中的区域3。优选地，本发明具体实施例中位于数据线22和栅极线23上方的公共电极24的厚度大于位于像素电极21下方的公共电极24的厚度。
[0048]在实际应用中，若先制作像素电极，之后再制作公共电极，则多色调掩膜板上不需要设置区域3，本发明具体实施例中并不限定先制作像素电极还是先制作公共电极，只要保证制作的公共电极至少部分位于阵列基板非透光区的厚度大于位于阵列基板透光区的厚度即可。
[0049]如图6所示，本发明具体实施例还提供了一种彩膜基板，包括衬底基板60、位于衬底基板60上的彩膜层61和黑矩阵62，该彩膜基板还包括透明的公共电极63，其中至少部分位于彩膜基板非透光区的公共电极63的厚度大于位于彩膜基板透光区的公共电极63的厚度。
[0050]优选地，如图6所示，本发明具体实施例中位于黑矩阵62上方区域处的公共电极63的厚度大于位于彩膜层61上方区域的公共电极63的厚度。
[0051]综上所述，本发明具体实施例通过增加公共电极的厚度，使用多色调掩膜板制作公共电极，使得公共电极在透光区与不透光区的厚度不同，降低公共电极电阻的同时，不影响像素电极的透过率，能达到以下效果:降低公共电极电阻，降低残像、闪烁等不良；增加开口率；减少掩膜板数量；减少公共电极电阻设计对窄边框的影响。
[0052]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【权利要求】
1.一种阵列基板，包括衬底基板，该衬底基板划分为透光区和非透光区，所述透光区包括位于该衬底基板上的若干阵列排列的像素电极，所述非透光区包括位于该衬底基板上的若干阵列排列的薄膜晶体管、数据线和栅极线，其特征在于，所述阵列基板还包括透明的公共电极，其中至少部分位于所述非透光区的所述公共电极的厚度大于位于所述透光区的所述公共电极的厚度。
2.根据权利要求1所述的阵列基板，其特征在于，至少部分正投影在所述数据线和/或所述栅极线区域的所述公共电极的厚度大于正投影在所述像素电极区域的所述公共电极的厚度。
3.根据权利要求2所述的阵列基板，其特征在于，所述公共电极位于所述数据线和栅极线的上方，所述公共电极位于所述像素电极的下方，位于所述数据线和栅极线上方区域的所述公共电极的厚度大于位于所述像素电极下方区域的所述公共电极的厚度。
4.根据权利要求3所述的阵列基板，其特征在于，位于所述数据线上方的所述公共电极的厚度与位于所述栅极线上方的所述公共电极的厚度相同。
5.一种彩膜基板，包括衬底基板，该衬底基板划分为透光区和非透光区，所述透光区包括位于该衬底基板上的彩膜层，所述非透光区包括位于该衬底基板上的黑矩阵，其特征在于，还包括透明的公共电极，其中至少部分位于所述非透光区的所述公共电极的厚度大于位于所述透光区的所述公共电极的厚度。
6.根据权利要求5所述的彩膜基板，其特征在于，至少部分正投影在所述黑矩阵区域的所述公共电极的厚度大于正投影在所述彩膜层层区域的所述公共电极的厚度。
7.—种显示面板，其特征在于，所述显示面板包括权利要求1-4任一权项所述的阵列基板，或权利要求5-6任一权项所述的彩膜基板。
8.—种显示装置，其特征在于，所述装置包括权利要求7所述的显示面板。
9.一种如权利要求1-4任一权项所述的阵列基板的制作方法，包括薄膜晶体管的制作、像素电极的制作以及数据线和栅极线的制作，其特征在于，还包括公共电极的制作，其中至少部分位于阵列基板非透光区的所述公共电极的厚度大于位于阵列基板透光区的所述公共电极的厚度。
10.根据权利要求9所述的方法，其特征在于，采用多色调掩膜板制作所述公共电极，具体包括: 在衬底基板上沉积透明导电薄膜； 在所述透明导电薄膜上涂覆光刻胶，通过多色调掩膜板进行曝光、显影，形成光刻胶完全覆盖区、光刻胶部分覆盖区和无光刻胶覆盖区，其中，所述光刻胶完全覆盖区对应阵列基板的非透光区，光刻胶部分覆盖区对应阵列基板的透光区，无光刻胶覆盖区对应像素电极与薄膜晶体管的连接区； 通过刻蚀，去除无光刻胶覆盖区的所述透明导电薄膜，并去除光刻胶部分覆盖区的光刻胶，暴露出所述透明导电薄膜； 通过刻蚀，去除暴露出的部分厚度的所述透明导电薄膜，形成位于阵列基板透光区的公共电极； 去除剩余光刻胶，形成位于阵列基板非透光区的公共电极，位于所述非透光区的公共电极的厚度大于位于所述透光区的公共电极的厚度。
11.一种如权利要求5-6任一权项所述的彩膜基板的制作方法,包括彩膜层的制作和黑矩阵的制作，其特征在于，还包括公共电极的制作，其中至少部分位于彩膜基板非透光区的所述公共电极的厚度大于位于彩膜基板透光区的所述公共电极的厚度。
【文档编号】G02F1/1343GK104360553SQ201410635638
【公开日】2015年2月18日 申请日期:2014年11月5日 优先权日:2014年11月5日
【发明者】刘冬妮 申请人:京东方科技集团股份有限公司