阵列基板及显示装置的制造方法
【技术领域】
[0001]本实用新型涉及显示技术领域，特别是指一种阵列基板及显示装置。
【背景技术】
[0002]透明TFT 液晶显不面板(TFT-LCD，Thin Film Transistor-Liquid CrystalDisplay)面板是指具有一定程度的透光性，并且可以显示画面后面的背景，可用于建筑物或车辆商店橱窗等的TFT-LCD面板。除了原有的显示功能外，更具备提供资讯等未来显示装置特色，因此受到市场的关注，未来有望占据部分如建筑物，广告牌，公共场所等显示市场，并带动整体TFT-LCD面板市场的发展。
[0003]透明TFT-1XD装置最大的特点是透明，而透明是人眼反映给大脑的感觉，这种感觉主要来自于透明TFT-1XD装置背后的物体的亮度，所以现有的透明TFT-1XD装置会在显示屏的后方安装大功率的照明装置，这种方式会造成透明TFT-LCD装置的功率很大。无背光透明TFT-LCD装置可以有效降低显示屏的功耗，但由于目前液晶面板透过率很低，在不使用背光的情况下，透明效果很不理想。目前通常的做法是，去除彩膜侧RGB色阻(即彩膜)制作黑白透明显示屏，将RGB色阻去除后，可以将液晶面板的透过率从5.9%提升至约22%。去RGB色阻的方式使得透明TFT-1XD装置在无背光下透明显示效果有很大提升，但透过率还是有一定的提升空间。
【实用新型内容】
[0004]本实用新型要解决的技术问题是:如何提高透明TFT-1XD显示屏的透过率。
[0005]为解决上述技术问题，本实用新型提供了一种阵列基板，包括:形成在衬底基板上的栅线、数据线、公共电极线，所述公共电极线将显示区域划分成多个像素区域，每个所述像素区域内都设置有像素电极；
[0006]其中，所述像素区域包括:至少两个像素畴区域，所述像素电极与所述像素畴区域对应的部分具有条状镂空，所述栅线和数据线相交，且所述栅线和数据线中至少一条形成在所述至少两个像素畴区域之间的暗纹区，所述栅线和数据线的交叉处形成有薄膜晶体管，所述薄膜晶体管连接所述栅线、数据线和像素电极，所述栅线和数据线之间间隔第一绝缘层，所述数据线和像素电极之间间隔第二绝缘层。
[0007]其中，每个所述像素区域包括:两行、两列四个像素畴区域；所述栅线和数据线相互垂直，且均形成在所述四个像素畴区域之间的暗纹区。
[0008]其中，所述像素电极具有的条状镂空相对于其对应的暗纹区对称。
[0009]其中，
[0010]所述栅线形成在所述衬底基板之上；
[0011]所述数据线、公共电极线和薄膜晶体管的第一极位于同一层，位于所述栅线上方且与所述栅线间隔所述第一绝缘层；
[0012]所述薄膜晶体管的栅极和栅线一体形成；
[0013]所述薄膜晶体管的有源层位于所述栅极上方，与所述栅极间隔所述第一绝缘层，且电连接所述薄膜晶体管的第一极和第二极；
[0014]所述薄膜晶体管的第二极与所述数据线一体形成；
[0015]所述像素电极位于所述数据线上方，所述像素电极通过穿过所述第二绝缘层的过孔连接所述薄膜晶体管的第一极。
[0016]其中，所述第二绝缘层与像素电极之间还形成有第三绝缘层，所述像素电极通过穿过所述第二绝缘层和第三绝缘层的过孔连接所述薄膜晶体管的第一极。
[0017]其中，还包括:存储电极，所述存储电极形成在所述公共电极线对应的区域，与所述公共电极线间隔所述第一绝缘层，且连接像素电极，所述存储电极与公共电极线之间形成存储电容。
[0018]其中，所述存储电极和栅线位于同一层。
[0019]其中，所述像素电极与所述公共电极线具有重叠的区域，与所述公共电极线间隔所述第二绝缘层，所述像素电极与公共电极线之间形成存储电容。
[0020]其中，所述像素电极的形状为具有条状镂空的正方形。
[0021]本实用新型还提供了一种显示装置，包括上述任一项所述的阵列基板、与所述阵列基板对置的对置基板及两基板间的液晶，所述阵列基板和对置基板上分别形成有相互垂直的配向层，所述配向层的暗纹区均与所述像素畴区域之间的暗纹区重叠。
[0022]其中，所述对置基板上对应所述像素电极的区域为无色透明区域。
[0023]本实用新型通过优化像素设计，使数据线和栅线中至少一条形成在像素畴区域之间的暗纹区，尽可能小的占用像素开口率，从而提高透明TFT-LCD显示屏的透过率。
【附图说明】
[0024]为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0025]图1是本实用新型实施例的一种阵列基板的平面结构示意图；
[0026]图2是图1沿A-A 7和B-B ’的剖视图；
[0027]图3是本实用新型实施例的另一种阵列基板的平面结构示意图；
[0028]图4是图3沿A-A 7和B_B '的剖视图；
[0029]图5是制作图1或图3的阵列基板的基本流程图；
[0030]图6是制作图1的阵列基板过程中形成栅线和栅极的示意图；
[0031]图7是在图6的基础上栅极上方形成第一绝缘层和有源层的示意图；
[0032]图8是在图7的基础上形成包括数据线、公共电极线和第一极的示意图；
[0033]图9是制作图3的阵列基板过程中形成栅线、栅极和存储电极的示意图；
[0034]图10是在图9的基础上栅极上方形成第一绝缘层和有源层的示意图；
[0035]图11是在图10的基础上形成包括数据线、公共电极线和第一极的示意图。
【具体实施方式】
[0036]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0037]本实施例的阵列基板，包括:形成在衬底基板上的栅线、数据线和公共电极线。所述公共电极线将显示区域划分成多个像素区域。每个像素区域内都设置有像素电极。像素区域包括:至少两个像素畴区域，像素电极与所述像素畴区域对应的部分具有条状镂空。栅线和数据线相交，由于这种多畴结构的像素电极，在显示时畴与畴之间会形成一个暗纹区(畴结构的像素电极的两个相邻畴之间都会存在一个暗纹区)，本实施例中，为提高透过率，将栅线和数据线中至少一条形成在像素畴之间暗纹区。栅线和数据线的交叉处形成有薄膜晶体管，薄膜晶体管连接栅线、数据线和像素电极。栅线和数据线之间间隔第一绝缘层，数据线和像素电极之间间隔第二绝缘层。
[0038]本实施例中，通过公共电极线分割成多个像素区域，每个像素区域包括至少两个像素畴区域，栅线和数据线中的至少一条正好处于像素畴区域之间的暗纹区，尽可能小的占用像素开口率，从而提高透明TFT-1XD的透过率。
[0039]像素电极可以包括两个像素畴区域，两个像素畴区域之间只有一个暗纹区，栅线和数据线中的其中一条正好处于像素畴区域之间的暗纹区，例如栅线位于像素畴的暗纹区，数据线与栅线垂直，公共电极线与数据线平行设置；或者，数据线位于像素畴的暗纹区，数据线与栅线垂直，公共电极线与栅线平行设置。
[0040]像素电极可以包括四个像素畴的像素电极，具体如图1?4所示，本实施例的阵列基板，包括:形成在衬底基板8上的栅线1、数据线3、公共电极线4及由公共电极线4划分成的多个像素区域(图中只示出了一个像素区域)。每个像素区域包括:两行、两列四个像素畴区域(如图1中像素电极区域的四个条纹区域)，其中，上下或左右相邻的像素畴区域的像素电极5具有不同方向的条状镂空图案。栅线1和数据线3相互垂直，由于这种多畴结构的像素电极，在显示时畴与畴之间会形成暗纹区(畴结构的像素电极的两个相邻畴区域之间都会存在一个暗纹区，从而在整个像素区域的横向和纵向各形成一个暗纹区)，本实施例中，为提高透过率，将栅线1和数据线3形成在像素畴之间暗纹区，图中1和3中，栅线1和数据线3分别形成在横向和纵向暗纹区。栅线1和数据线3的交叉处形成有薄膜晶体管(即TFT，如图2和图4虚线框部分)，薄膜晶体管连接栅线1、数据线3和像素电极5。栅线1和数据线3之间间隔第一绝缘层9，数据线3和像素电极5之间间隔第二绝缘层10。
[0041]本实施例中，通过公共电极线4划分成多个像素区域，每个像素区域包括:两行、两列四个像素畴区域，栅线1和数据线3像素电极正好处于像素畴区域之间的暗纹区，尽可能小的占用像素开口率，从而提高透明TFT-1XD的透过率。
[0042]进一步的，上述像素电极具有的条状镂空图案(图1中像素电极5上的条纹)相对于其对应的暗纹区对称，使得在显示时，像素电极的各个畴对应区域和公共电极产生均匀的电场。
[0043]本实施例以底栅型薄膜晶体管(对于顶栅型的TFT也同样适用于上述的由公共电极线划分成的多个像素区域的电极结构)为例说明阵列基板(一个像素)的具体结构，栅线1形成在衬底基板8之上。数据线3、公共电极线4和薄膜晶体管的第一极72位于同一层，位于栅线1上方且与栅线1之间间隔第一绝缘层9。薄膜晶体管的栅极11和栅线1 一体形成，薄膜晶体管的有源层71位于栅极11上方，与栅极11间隔第一绝缘层9 (即栅绝缘层)，且连接薄膜晶体管的第一极72和第二极，薄膜晶体管的第二极(数据线3位于有源层71之上的部分)与数据线3 —体形成，像素电极5位于数据线3上方，像素电极5通过穿过第二绝缘层10的第一过孔12连接第一极72。
[0044]如图2和4所示，第二绝缘层10与像素电极5之间还形成有第三绝缘层13。像素电极5通过穿过第二绝缘层