双重自对准金属氧化物tft的制作方法

双重自对准金属氧化物tft的制作方法
【专利摘要】一种在透明基板上制造金属氧化物TFT的方法，包括步骤：在基板的正面上定位不透明的栅极金属区域，沉积覆盖栅极金属以及周围区域的透明栅极介电层和透明金属氧化物半导体层，在半导体材料上沉积透明钝化材料，在钝化材料上沉积光刻胶，曝光并显影光刻胶以去除曝光部分，蚀刻钝化材料以留下限定沟道区域的钝化区域，在钝化区域上沉积透明导电材料，在导电材料上沉积光刻胶，曝光并显影光刻胶以去除未曝光部分，以及蚀刻导电材料使得在沟道区域的相对侧留下源极和漏极区域。
【专利说明】双重自对准金属氧化物TFT

【技术领域】
[0001] 本发明一般涉及一种去除关键对准工具的金属氧化物TFT的双重自对准制造。

【背景技术】
[0002] 金属氧化物薄膜晶体管（M0TFT)作为用于诸如有源矩阵有机发光二极管 (AM0LED)的大的区域应用的高性能TFT背板而日益得到关注。例如参见2008年7月23日 提交的编号为12/178, 209,标题为"有源矩阵发光显示器"的同时待审的美国专利申请，且 通过引用并入本文。大多数大区域应用采用玻璃或塑料基板。为了以低成本在大的区域上 制造 TFT，有利的是采用诸如接近/投影对准器的低成本平版印刷工具，而不采用更昂贵的 步进工具。而且，由于基板在处理中的形变（由于高温处理造成玻璃形变或由于化学和热 处理造成塑料基板形变），因此需要解决对准问题。典型地，由于形变造成的未对准会随曝 光域尺寸而增大。一种补偿形变的方式是通过在基板上执行多次曝光而减小曝光域且随后 将多个图案拼接在一起。但是，这种工艺实质上会增加制造成本，因为更低的产量和拼接的 高成本。
[0003] 非常有利的是掌握一种自对准工艺，其中不存在关键对准步骤。
[0004] 因此，本发明的目的是提供制造自对准金属氧化物TFT的新的且改进的方法。
[0005] 本发明的另一目的是提供不包括关键对准工具或步骤并采用最少的工艺步骤制 造金属氧化物TFT的新的且改进的方法。


【发明内容】

[0006] 简而言之，为了实现本发明的期望目的，根据其优选实施例，提供一种采用双重自 对准步骤在透明基板上制造金属氧化物TFT的方法。该方法包括提供透明基板的步骤，透 明基板是柔性或刚性的，具有正面和背面，且在基板的正面上定位不透明的栅极金属以限 定TFT的栅极区域。透明栅极介电层沉积在覆盖栅极金属的基板的正面上以及周围区域， 且透明金属氧化物半导体材料层沉积在透明栅极介电层的表面上。随后，通过减成工艺或 加成工艺将钝化材料定位在金属氧化物半导体材料层上，以留下限定覆盖栅极区域的TFT 的沟道区域的钝化区域。在减成工艺中，某些步骤包括在覆盖栅极金属和周围区域的透明 钝化材料层上沉积第一正性光刻胶层，从基板背面曝光部分第一光刻胶层并显影第一光刻 胶层以去除第一光刻胶层的曝光部分，从而形成蚀刻掩模，以及去除部分钝化材料层并去 除蚀刻掩模。在加成工艺中，直接曝光钝化层，去除曝光部分并保留未曝光部分。随后，通 过减成工艺或加成工艺之一在钝化区域上形成透明导电材料层以在沟道区域的相对侧留 下源极和漏极区域。减成工艺包括如下步骤，在透明导电材料层上沉积第二负性光刻胶层， 从基板背面曝光部分第二光刻胶层并显影第二光刻胶层以去除第二光刻胶层的未曝光部 分从而形成蚀刻掩模，以及通过蚀刻等去除部分透明导电材料层。可理解，透明导电材料可 包括金属氧化物、金属薄层等，或在某些特定应用中包括有机材料的透明层。加成工艺包括 直接选择性沉积导电材料。

【专利附图】

【附图说明】
[0007] 结合附图对本发明优选实施例的下面的详细说明将使本发明的上述和进一步以 及更具体的目的和优点对于本领域技术人员变得显而易见，其中：
[0008] 图1示出本发明的TFT的制造中的第一级或阶段；以及
[0009] 图2示出本发明的TFT的制造中的第二级或阶段；
[0010] 图3示出本发明的TFT的制造中的第三级或阶段；
[0011] 图4示出本发明的TFT的制造中的放大的最终级或阶段；以及
[0012] 图5示出本发明的包括双重自对准TFT的薄膜电子电路。

【具体实施方式】
[0013] 现在参考附图，首先看图4,其用于简要说明现有技术问题。图4中所示的器件是 底栅极且顶源/漏极金属氧化物TFT，由10标记。TFT10包括其上具有图案化的栅极金属 14的基板12。栅极介电层16沉积在栅极金属14上且半导体有源极层18沉积在介电层16 上以便将有源极层18与栅极金属14绝缘。钝化区域20在有源极层18上被图案化且源/ 漏极区域22形成在有源极层18的上表面上的钝化区域20的相对侧上。源极和漏极之间 的间隔限定了 TFT10的导电沟道，由24标记。
[0014] 在制造 TFT10的现有工艺中，普遍通行的是两次关键对准步骤。第一关键对准步 骤是钝化区域20(沟道保护层）和栅极金属14之间。栅极金属14应当略大于钝化区域 20,示出为重叠区域dl，其中dl>0。第二关键对准是源/漏极22的图案和钝化区域20之 间。在源/漏极区域22和钝化区域20之间应当具有微小的重叠，示出为重叠区域d2,其中 d2>0,因此蚀刻源/漏极导体形成源/漏极区域22 (即源/漏极22之间的沟道间隔）将不 会影响有源极层18。通过重叠 d2防止蚀刻剂穿过钝化区域20的边缘并到达有源极层18 的可能性。将可以理解的是，任何对准图案都包括某些容限且制造工艺包括某些形变容限。
[0015] 因此为了形成L的沟道长度（通常是钝化区域20的水平宽度），源极和漏极之间 的距离应小于（L-2xd2)。L、d2的这种关系或说明包括任何对准和形变容限。而且，栅极 金属14的水平宽度应大于（L+2xdl)。L，d2的这种关系或说明包括任何对准和形变容限。 因此，重叠 dl和d2的值取决于对准工具（即对准容限）和制造工艺期间的基板形变的量。 对于低成本工具来说，重叠 dl和d2较大，在没有加入基板形变的贡献量的情况下约为5微 米。对于lOppm的基板形变，50cm范围尺寸可对容限贡献另一 5微米。目前希望制造沟道 长度较小或小于10微米的TFT。但是，采用具有低成本工具以及大范围尺寸的上述现有制 造方法来形成10微米的沟道长度是不可能的，或者可替换地，10微米的源/漏极间隔会导 致等于30微米的L，这是因为对准/形变容限被包含在重叠 dl和d2中。
[0016] 为了了解本发明的双重自对准工序，图1至4示出根据本发明制造的实施例中的 顺序步骤。现在具体参考图1，其示出透明基板12,其可以是对自对准工序中可采用的辐射 (即自对准曝光）波长透明的任何适当的材料，诸如玻璃，塑料等等。本公开内容中通篇采 用的术语"透明"和"不透明"是指被讨论或说明的材料是对自对准工序中采用的辐射（即 曝光）波长透明或不透明。通过任何合适的方式在基板12的上表面上对栅极金属层14进 行图案化。因为栅极金属层14的位置不是关键的，因此实际上可采用任何非关键图案化技 术。
[0017] 本领域技术人员可理解，除了利用接近或投影工具形成栅极金属层14之外或不 以接近或投影工具形成栅极金属层14,可以利用上述任意各种印刷工艺形成栅极层，包括 压印或胶印方法。而且，栅极金属14是不透明导电金属，其不能发射自对准工序中采用的 辐射波长。为了便于理解，虽然示出单一栅极金属14,但是将能理解其可代表背板或其他大 的区域应用中采用的一个或多个（甚至全部）的TFT。
[0018] 栅极介电材料薄层16形成在栅极金属14以及周围区域上。对于本公开内容来 说，术语"周围区域"至少包括附图中所示的区域（即栅极和沟道区域以及源/漏极区域）。 而且，层16可以是覆盖整个大的区域应用的覆盖层且不需要对准。栅极介电材料可以是 为TFT操作提供所需介电常数的任何合适的材料且对于自对准工序中采用的辐射波长透 明。薄的栅极介电层的实例包括单层或多层或混合形式的SiN、Si0 2、Al203、Sr0、Ta205、V 205、 HfO2、Ti02。半导体金属氧化物层18沉积在层16的上表面上。金属氧化物层18对于自对 准工序中采用的辐射波长透明。透明金属氧化物的一些典型实例包括Zn0、In 203、Sn02、Cd0、 MgO 或诸如 AIZnO、ZnlnO、InAIZnO、InAlSnO、InSiZnO、InSiSnO、InGaZnO、InSnO、ZnSnO、 GaSnO、InGaSnO、InGaCuO、InCuO、AlCuO、InMgO、InCdO、InCdZnO、InMgZnO 等的组合。如上 述同时待审的专利申请中所述，金属氧化物半导体可以是非晶或多晶的，但是优选具有明 显小于沟道长度的晶粒尺寸的非晶或纳米晶膜。层18可以是覆盖层或其可任选地被图案 化，这主要取决于最终产品。
[0019] 随后在层18上沉积对自对准工序中采用的辐射波长透明的钝化层。优选地，对钝 化层的限制是钝化层应与下层半导体金属氧化物层18具有非常小的化学相互作用。这种 特征的实例和解释可参见2008年7月16日提交的编号为12/173,995,标题为"具有改善 的载流子迁移率的金属氧化物TFT"的同时待审的美国专利申请，且通过引用并入本文。可 通过湿涂布工艺（诸如旋涂、狭缝式涂布、喷涂等等）或印刷工艺处理的钝化材料的实例包 括聚合物PMGI、聚苯乙烯、PMMA、聚酰亚胺、聚乙烯醇（PVA)、聚乙烯、聚硅烷以及旋涂玻璃。 可通过真空沉积（例如热蒸发或溅射）处理的钝化材料的实例包括MgF 2、Ta205、V205、Η--、 W205、SrO、SrTi03、Mg0、A120 3、Si02、SiN等等。钝化层可以是单层、双层、多层形式或混合物 /混合形式。
[0020] 一旦沉积了钝化层，将正性光刻胶层30例如通过旋涂、狭缝式涂布或喷涂等定位 于其上。随后从背面（图1中基板12下部的背面，由箭头32表示）曝光光刻胶层30。因 为除栅极金属之外的所有材料都对曝光的光透明，因此栅极金属14将作为用于钝化区域 20的对准的掩模。因此，光刻胶层30被曝光和显影以形成用于将钝化层蚀刻成覆盖栅极金 属14的钝化区域20的掩模。如图1中所示，光刻胶层33的所有曝光部分都被去除，因为 正性光刻胶的曝光部分分解或分离（相对于未曝光部分发生改变），以允许在显影阶段中 能相对容易地去除曝光区域。可采用第一光刻胶作为掩模，通常利用光蚀刻剂或其他溶解 性材料蚀刻掉曝光区域上的钝化材料，且不影响下表面。
[0021] 在可替换的工艺中，钝化层可包括能被图案化的材料，诸如正性光刻胶、 PMGI(MicroChem公司）、可光图案化的聚酰亚胺或聚丙烯酸物（Toray SL_4100、Torey DL-1603、HD Microsystem PI-2500系列等等），嵌入正性光聚合物中的绝缘纳米颗粒等 等。涂料行业中的技术人员公知的UV分解涂料也可用于形成钝化层20。在这种可替换工 艺中，钝化层被曝光和显影，因此仅保留钝化层20覆盖栅极金属14。应当注意，在这个具 体工艺中，钝化层不需要透明，因为钝化层被曝光而不是上表面上的光刻胶层被曝光。不论 采用何种图案化钝化区域20的方法或工艺，该方法都不应破坏半导体有源极层18或对其 产生不利影响。需要或采用某些额外的掩模图案图案化TFT10的产品外部的其他部分以及 关键的栅极区域。TFT10的产品外部的这些部分的说明在2007年12月3日提交的编号为 No. 11/949, 477,标题为"柔性基板上的自对准透明金属氧化物TFT"的同时待审的美国专利 申请中提供，且通过引用并入本文。这些非关键区域中的图案也可通过印刷领域中为技工 所公知的某些印刷方法（例如压印、喷墨印刷、溶液调剂等等）中的一种来形成。
[0022] 在又一可替换工艺中，栅极区域上的钝化层20可通过在UV曝光下改变基板的表 面特性并利用为领域中的技工所公知的涂布（例如狭缝式涂布、浸涂、旋涂等等）或印刷 (例如喷墨印刷、丝网印刷、溶液调剂等等）方法中的一个为目标图案化区域20均匀地传 送钝化材料或在目标图案化区域20周围传送钝化材料而形成。随后，墨水/溶液在表面力 下形成区域20的图案，这之后干燥墨水/溶液。例如，利用具有疏水性的有机蒸汽涂覆表 面，随后如图1中所示，从基板一侧利用UV光照射表面，且暴露至UV光的区域变成亲水性 的。例如，聚苯乙烯膜的层可通过将基板浸入聚苯乙烯溶液或通过在机板上涂布（狭缝式、 喷涂）而形成在区域20中。辅助气流可用于在基板水平放置时帮助进行图案化。
[0023] 如图2所具体示出的，一旦钝化层被图案化或被完成以制造钝化区域20,透明导 电材料层，诸如透明导电金属氧化物、金属或金属合金的透明薄层等等（或者，在某些特定 应用中为透明有机材料层）沉积在器件的上表面上。该层可以是覆盖层或需要某些额外的 掩模图案（非常粗糙且非关键的）来图案化TFT10区域外部的其他部分。非关键的外部区 域中的图案也可通过利用为领域中的技工所公知的一种印刷技术（诸如溶液调剂、喷墨印 刷、压印、胶版印刷、丝网印刷等等）将光刻胶传送至对应区域而形成。如图3中所示，优选 通过诸如旋涂、喷涂、狭缝式涂布等等的某些方法（或者为领域中的技工所公知的印刷方 法中的一个）将负性光刻胶（由35标记）施加至透明导电材料层的上表面。
[0024] 从背面（图3中的基板12的下部，由箭头36表示）曝光负性光刻胶层35。因为 除栅极金属14之外的所有材料都对曝光的光透明，因此栅极金属14将作为用于源/漏极 区域22的对准的掩模。因此，光刻胶层35被曝光和显影以形成用于将透明导电层蚀刻成 源/漏极区域22的掩模。如图3中所示，缺口 38形成在光刻胶层35中，因为负性光刻胶 在被曝光时硬化（相对于未曝光部分发生改变）并允许非曝光区域在显影阶段被去除。
[0025] 能够理解，上述采用负性或减成光刻胶工艺设置源/漏极导体的方法可以按照其 他方式执行。例如，设置自对准源/漏极导体的另一方式是通过加成工艺。在加成工艺中， 不是沉积导电层且随后通过光刻方法和蚀刻工艺图案化该层以形成源/漏极导体，而是可 通过光沉积工艺选择性地沉积源/漏极导体。在这种工艺（以下称为"加成工艺"）中，导 电材料仅沉积在暴露至光的区域上（即，选择性沉积）。加成工艺的某些实例包括如Ceimig Limited ;Qiang Wei等人的"直接图案化ΙΤ0透明导电涂层"，Chemat Technology, Inc所 述的Pt、Pd、Au沉积，以及嵌入负性光聚合物基质的导电纳米颗粒，其可类似于负性刻胶而 被图案化，因此在选定位置（例如源/漏极区域）中仅保留导电材料。在后一工艺中，在某 些情况下，例如希望通过高热量（烧掉）从基质中去除某些或全部聚合物，从而增加导电 性。应当注意，导电材料的透明度在加成工艺中是可任选的，因为即使双重自对准工艺也能 并入选择性沉积。
[0026] 可理解，在不需要额外步骤或材料的情况下，在掩模和蚀刻阶段过程中，实际上能 对重叠 dl和d2的尺寸进行完全控制。例如，参考图1中所示的第一掩模步骤，通过改变曝 光时间或强度（例如增加或降低其中一者），可减少或增加剩余光刻胶的量，因此可更改重 叠 dl的宽度。类似地，参考图3中所示的第二掩模步骤，通过改变曝光时间或强度（例如 增加或降低其中一者），可增加或减少剩余光刻胶的量，因此可更改重叠 d2的宽度。而且， 可增加结合图1和3其中的一者的图案所采用的蚀刻，从而增加重叠 dl和/或降低重叠 d2。这些特征以及怎样对其进行调整在自对准领域中都是公知的，且当用于描述工艺时，包 括在术语"自对准"或"自对准"中。
[0027] 在整个本公开中，已经阐明用于"双重自对准金属氧化物TFT"的制造的方法。上 述双重自对准金属氧化物TFT可便利地应用于或并入包括薄膜0LED和LCD电路、薄膜驱动 电路的、有源矩阵0LED和LCD显示器、图像阵列器件和薄膜读取装置的各种电子器件和电 路中。至少这些器件和电路中的一些公开在以下的美国共同专利申请中：2009年8月17 日提交，编号为12/542,599，具有串联01^0结构的八1?)1^0 ;2009年11月4日提交，编号为 12/612, 123,用于M0FET的掩模层次削减；2010年10月29日提交，编号为12/915, 712,具 有改善的稳定性的金属氧化物TFT ;2011年1月14日提交，编号为13/006, 799,用于显示 器的改进的有源矩阵及其制造方法；2011年2月24日提交，编号为13/034, 458,用于改善 M0TFET的稳定性的驱动方法；以及2011年6月8日提交，编号为13/155, 749,具有改进的 源/漏极接触的金属氧化物TFT，通过引用将上述所有文献并入本文。对于本公开内容来 说，术语"双重自对准金属氧化物TFT"具体定义为根据本文公开的各种方法以及任何本文 公开的各种方法的范围内制造的任何结构。
[0028] 具体参考图5, 一个或多个的双重自对准金属氧化物TFT，由50标记，示出为并入 一般由52标记的电子电路中。双重自对准金属氧化物TFT可并入有源矩阵液晶显示器，例 如作为像素驱动器。双重自对准金属氧化物TFT还可并入发光显示器中，其中各个显示器 像素都包括由无机薄膜或晶体或有机电致发光膜或有机金属薄膜或它们的组合制成的发 射器件、图像传感器阵列、生物传感器阵列、压力传感器阵列、触摸板阵列或任意多种其他 器件和电路。
[0029] 用于源-漏极层、栅极介电层以及栅极层的工艺也可同时用于形成有源阵列外部 的外围区域中的像素电路以及驱动电路中的电容器或接触焊盘。它们也可用于形成将各个 像素接线在一起并将它们连接至阵列区域外部的外围电子电路的总线。
[0030] 也可利用本发明的TFT工艺制造集成扫描驱动器和数据驱动器。本发明中公开的 工艺因此可一般用于制造薄膜电子电路，实例包括用于有源矩阵液晶显示器、具有以有机 或无机发光器形成的发光元件的有源矩阵发光显示器、有源矩阵图像阵列、有源矩阵生物 传感器阵列以及有源寻址触摸板阵列等等的背板电路。
[0031] 可以看出没有执行其中需要昂贵工具的关键掩模步骤。而且，因为可对重叠或关 键区域进行实质上的完全控制，因此在不需要牺牲较小沟道长度的情况下，可提供基本上 从零个至任何所需数量的任何重叠。而且，不需要昂贵的掩模或工具，且较大的区域可在工 艺期间被曝光，因此不需要昂贵的分段和缝合等等。因此，已经公开了用于在透明基板上形 成双重自对准金属氧化物TFT以及额外的部件的新颖的双重自对准工序。
[0032] 自对准工艺也可降低对基板尺寸稳定性的要求。本发明中公开的工艺不仅适于由 玻璃/塑料刚性板制造的刚性基板，而且也适用于柔性或共形形式的薄玻璃或塑料箔。
[0033] 本文选择的用于说明性目的的实施例的各种改变和变型对于本领域技术人员都 是显而易见的。在这个意义上，这些变型和改变不脱离本发明的精神，它们意欲涵盖在仅由 下述权利要求的合理解释评估的本发明的范围内。
[〇〇34] 对本发明的这种清晰和简明措辞的完全描述能使本领域技术人员同样理解和实 践本发明。
【权利要求】
1. 一种包括至少一个双重自对准金属氧化物TFT的薄膜电子电路。
2. 根据权利要求1所述的电子电路，其中所述至少一个双重自对准金属氧化物TFT并 入有源矩阵液晶显示器。
3. 根据权利要求1所述的电子电路，其中所述至少一个双重自对准金属氧化物TFT并 入发光二极管显示器。
4. 根据权利要求3所述的电子电路，其中所述发光显示元件包括无机发射体材料。
5. 根据权利要求3所述的电子电路，其中所述发光显示元件包括有机发射体材料。
6. 根据权利要求1所述的电子电路，其中所述至少一个双重自对准金属氧化物TFT并 入图像传感器阵列。
7. 根据权利要求1所述的电子电路，其中所述至少一个双重自对准金属氧化物TFT并 入生物传感器阵列。
8. 根据权利要求1所述的电子电路，其中所述至少一个双重自对准金属氧化物TFT并 入压力传感阵列或触摸传感阵列之一。
9. 一种形成薄膜电子电路的方法，包括步骤： 制造至少一个双重自对准金属氧化物TFT ;以及 把所述至少一个双重自对准金属氧化物TFT并入有源矩阵液晶显示器、发光二极管显 示器、图像传感器阵列、生物传感器阵列以及压力传感或触摸传感阵列之一。
【文档编号】H01J1/62GK104094372SQ201380008194
【公开日】2014年10月8日 申请日期:2013年2月6日 优先权日:2012年2月6日
【发明者】谢泉隆, 俞钢 申请人:希百特股份有限公司