专利名称：通过等离子体刻蚀法形成金属栅极的方法
技术领域：
本发明涉及一种金属栅电极的干法刻蚀方法，具体地说，涉及一种通过等离子体 刻蚀法形成金属栅极的方法。
背景技术：
随着集成电路制造工艺的发展，对于半导体器件的集成密度的要求日益增高。硅 片制造技术的改变受到用户需求的驱使。用户要求更快、更可靠和成本更低的芯片，这驱使 芯片制造商不断地降低单块芯片上的元件的尺寸，以提高芯片速度并减少功耗。另一方面， 又需要增加单个硅片上的芯片数以降低成本。人们发现，为了实现32nm逻辑工艺，需要使用高介电常数(κ )材料来替代二氧化 硅作为栅极介质。其原因在于，随着关键尺寸(CD)的缩小，需要进一步提高栅极电容。根据 电容与极板距离的反比关系以及器件本身尺寸的要求，此时需要缩小二氧化硅层的厚度； 然而，当其低于5. Onm时，漏电现象就变得非常严重。即使采用SiON作为替代材料，也面临 其难以进一步减薄以及减薄后难以消除隧穿漏电流等问题。而使用例如铪系材料等高介电 常数(κ)材料(通常介电常数为5以上)可有效解决该问题，因为使用此类材料作为栅极 介质时，即使物理厚度减薄，也漏电现象也并不明显，同时亦能提高栅极电容。然而，由于高 κ材料与多晶硅栅之间的界面容易产生瑕疵，很难将阈值电压调整到所期望的较低值，阈 值电压会发生漂移，由此将影响器件的性能和功耗。因此，对于32nm及以下的逻辑工艺，业 界已经以金属栅来取代多晶硅栅，以解决高κ介质与多晶硅栅之间的不兼容问题。业界普 遍认为高κ介质/金属栅的组合将成为未来半导体行业发展的主要方向之一。在集成电路制造中，通常，栅极的宽度是整个硅片上最关键的线宽。而且其中栅 极的刻蚀是整个集成电路工艺中物理尺寸最小的结构，因此该制作成为流程中最关键的一 步。刻蚀是用化学和/或物理方法有选择地去除不需要的材料的过程。当以金属栅取代多 晶硅栅时，在刻蚀时同样面临如何精确控制关键尺寸和如何实现高度的各向异性等问题。 此时，等离子体干法刻蚀成为业界普遍的选择。因为等离子体刻蚀可实现良好的各向异性 和侧壁剖面控制，而且具有良好的片内、片间、批次间的刻蚀均勻性。然而，目前使用的刻蚀气体(例如CHF3/N2混合气体)对覆盖在金属栅上的氧化掩 膜层有严重的横向刻蚀，且无法产生足以保护侧壁的聚合物，由此导致侧壁剖面严重倾斜 而变为锥型(参考图1)。因此，迫切需要找到一种新的刻蚀气体，以实现对侧壁剖面的良好保护，从而实现 对金属栅极线宽的精确控制。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式
部分中进 一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的 关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决上述问题，本发明提供了一种等离子体刻蚀方法，该方法可通过在侧壁 形成足以保护侧壁的聚合物，实现对侧壁剖面的良好控制，获得几乎垂直的侧壁剖面，从而 实现对金属栅线宽的精确控制。本发明的第一方案是一种通过等离子体刻蚀法形成金属栅极的方法，该方法包括 以下步骤提供半导体衬底，该半导体衬底上具有金属层和覆盖该金属层的具有图形的图 形化掩膜层；使用包含CH4的刻蚀气体以形成等离子体，对该金属层进行干法刻蚀，以将该 图形转移到所述金属层；以及去除覆盖在所述金属层上的图形化掩膜层，以形成金属栅极。本发明的第二方案是如第一方案所述的方法，其中，所述等离子体刻蚀法是反应 离子刻蚀方法。本发明的第三方案是如以上方案中任一方案所述的方法，其中，所述金属层由包 含以下物质中的至少一种物质的金属或金属化合物构成TiN、Ti、Ta和TaN。本发明的第四方案是如第三方案所述的方法，其中，所述掩膜层由氧化硅、氮化硅 或氮氧化硅构成。本发明的第五方案是如第二至第四方案中任一方案所述的方法，其中，所述CH4的 流量为l-50sccmo本发明的第六方案是如第二至第五方案中任一方案所述的方法，其中，所述等离 子体刻蚀的腔室压力为3-50mT (毫托)。本发明的第七方案是如第二至第六方案中任一方案所述的方法，其中，所述等离 子体刻蚀的源功率为300-2000W。本发明的第八方案是如第二至第七方案中任一方案所述的方法，其中，所述等离 子体刻蚀的偏压功率为150-800W。本发明的第九方案是如以上方案中任一方案所述的方法，其中，所述半导体衬底 上具有由介电常数为5以上的介质构成的介质层，该介质层位于所述金属层与所述半导体 衬底之间。本发明的第十方案是如第九方案所述的方法，其中，所述介电常数为5以上的介 质是 HfO2、HfSiO, HfZrO, HfLaO, SiON 或其混合物。本发明的第十一方案提供了由以上的方案中的任一方案所述的方法制得的金属 栅极结构。
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发 明的实施例及其描述，用来解释本发明的原理。在附图中，图1显示了本发明的一个优选实施方式所用的半导体硅衬底的剖面结构的示意 图；图2显示了利用本发明的一个优选实施方式所述的方法对图1所示的硅衬底进行 干法刻蚀而获得的金属栅极的剖面结构的示意图；和图3表示的是现有的金属栅等离子体刻蚀方法(利用CHF3Z^2混合气体)所获得 的剖面的SEM图(A)；和本发明的金属栅等离子体刻蚀方法所获得的剖面的SEM图(B)，其 中，a为掩膜层，b为金属层。
具体实施例方式在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然 而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以 实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进 行描述。为了彻底了解本发明，将在下列的描述中提出具体的实施方案，以便说明本发明 如何改进现有技术中存在的问题。显然，本发明的实施并不限定于半导体领域的技术人员 所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明 还可以具有其他实施方式。本发明提供了一种等离子体刻蚀方法，该方法包括以下步骤提供半导体衬底，该 半导体衬底上具有金属层和覆盖该金属层的具有图形的图形化掩膜层；使用包含CH4的刻 蚀气体以形成等离子体，对该金属层进行干法刻蚀，以将该图形转移到所述金属层；以及去 除覆盖在所述金属层上的图形化掩膜层，以形成金属栅极。其中，该半导体衬底可以是体硅或绝缘体上硅(SOI)。所述半导体衬底可包括 PMOS区域和nMOS区域以及相应的隔离物，该半导体衬底具有的需要用等离子体刻蚀的金 属层可以是位于PMOS区域的金属层，也可以是位于nMOS区域的金属层。该半导体衬底例 如可以是CN101425479A中图1所示的衬底。传统的图形制作和刻蚀技术以及隔离区形成 技术均可用于形成待刻蚀的该硅衬底结构。图1显示了本发明所用的硅衬底的简化的剖面结构示意图。其中，100是硅衬底， 101是介质层，102是金属层，103是图形化的掩膜层。在一个实施方式中，该介质层101是 由高介电常数介质构成的介质层。所述介质可以是例如Hf02、HfSiO、HfZrO, HfLaO, SiON， 或其混合物。所述的介质层与本发明刻蚀形成的金属栅极构成了优选的金属栅极/高介电 常数组合，可用于32nm及32nm以下的逻辑工艺。图2显示了利用本发明的一个实施方式 所述的方法刻蚀所得到的金属栅极结构(尚未去除图形化掩膜层)的剖面结构示意图。图 1和2中的箭头所示的方向是等离子体轰击的方向。由图1和2可知，该等离子体刻蚀的过 程实际上是将图形化的掩膜层所具有的图形转移到金属层的过程，即，金属层102中的未 被掩膜层103遮蔽的部分不被等离子体刻蚀，而被掩膜层103遮蔽的部分则全部被刻蚀，由 此在金属层上形成相应的图形。其中，金属层102优选由包含以下物质中的至少一种物质 的金属或金属化合物利用公知的淀积技术而形成TiN、Ti、Ta和TaN。掩膜层103则优选 由氧化硅、氮化硅或氮氧化硅构成。除了上述构件之外，该硅衬底上还可以具有与所形成的金属栅极对应的源极和漏 极以及相应的隔离物(因与本发明无关，图中均未示出)。本发明的等离子体刻蚀法可采用例如圆筒式等离子体反应器、平板式反应器、顺 流刻蚀系统、三极平面反应器、离子铣、反应离子刻蚀或高密度等离子体刻蚀机。这些等离 子体刻蚀方式都是已知的，在此不再赘述。在本发明的一个优选实施方式中，采用反应离子 刻蚀法(RIE)，以包含CH4的刻蚀气体，对金属层进行干法刻蚀。反应离子刻蚀法是一种采 用化学反应和物理离子轰击去除硅片表面材料的技术。本发明的反应离子刻蚀法可采用公 知的工艺参数来进行，只要其刻蚀气体包含CH4即可。优选的是，CH4的流量为l-50sCCm(标准状态下的毫升/分)，特别是15-2kccm ；腔室压力为3-50mT，更优选是5-20mT，特别优选 是6-15mT ；所述等离子体刻蚀的源功率为300-2000W，特别优选是500-1500W ；所述等离子 体刻蚀的偏压功率优选为150-800W，特别优选是300-600W，最优选是350-550W。本领域技 术人员知晓，其他刻蚀方式的工艺参数可参照以上数值范围而获得。本发明的等离子体刻蚀方法使用包含CH4的刻蚀气体来形成等离子体。发明人意 外地发现，该刻蚀气体对侧壁有良好的保护，可形成具有几乎垂直的剖面的金属栅极结构 (如图3中的(B)所示)。其原因尚未清楚，但据推测可能是CH4与金属层或掩膜层所形成 聚合物具有保护掩膜层的功能。而在使用传统的刻蚀气体(CHF3Z^2混合气体)来刻蚀金属 层时，由于掩膜层也被横向刻蚀，只能获得有锥型剖面的金属栅极结构(如图3中的(A)所 示)°本发明所用的刻蚀气体除了包含CH4以外，也可以视情况而包含CxFy (例如X = 1-4, Y = 4-8)等碳氟化合物和C12/BC13等传统的刻蚀气体，但优选包含3重量％以上的 CH4,特别是5 20重量％的CH4，例如10重量％的CH4,以尽可能取得对侧壁更好的保护。由图3(B)可知，利用本发明的方法来获得金属栅极时，可获得极好的几乎垂直的 剖面，也几乎不会发生底切(under cut)。因此，可精确地控制金属栅极的线宽，从而有利于 提高器件性能的可靠性。然后，通过公知方法去除该金属层上的掩膜层，即可获得具有金属栅极的硅衬底。 当然，如果存在反应生成的聚合物或残留物，也可以增加去除聚合物或残留物的步骤，例如 采用干法刻蚀等方式。由此，本发明还提供了通过上述方法制得的金属栅极结构，即图2中所示的硅衬 底结构。本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于 举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人 员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的 变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由 附属的权利要求书及其等效范围所界定。
权利要求
1.一种通过等离子体刻蚀法形成金属栅极的方法，该方法包括以下步骤提供半导体 衬底，该半导体衬底上具有金属层和覆盖该金属层的具有图形的图形化掩膜层；使用包含 CH4的刻蚀气体以形成等离子体，对该金属层进行干法刻蚀，以将该图形转移到所述金属 层；以及去除覆盖在所述金属层上的图形化掩膜层，以形成金属栅极。
2.如权利要求1所述的方法，其中，所述等离子体刻蚀法是反应离子刻蚀方法。
3.如权利要求1或2所述的方法，其中，所述金属层由包含以下物质中的至少一种物质 的金属或金属化合物构成TiN、Ti, Ta和TaN。
4.如权利要求3所述的方法，其中，所述掩膜层由氧化硅、氮化硅或氮氧化硅构成。
5.如权利要求2所述的方法，其中，所述CH4的流量为l-50sCCm。
6.如权利要求2所述的方法，其中，所述等离子体刻蚀的腔室压力为3-50mT。
7.如权利要求2所述的方法，其中，所述等离子体刻蚀的源功率为300-2000W。
8.如权利要求2所述的方法，其中，所述等离子体刻蚀的偏压功率为150-800W。
9.如权利要求1所述的方法，其中，所述半导体衬底上具有由介电常数为5以上的介质 构成的介质层，该介质层位于所述金属层与所述半导体衬底之间。
10.如权利要求9所述的方法，其中，所述介电常数为5以上的介质是Hf02、HfSi0、 HfZrO, HfLaO, SiON 或其混合物。
11.一种金属栅极结构，该金属栅极结构由以上权利要求中任一项所述的方法制得。
全文摘要
本发明提供了一种通过等离子体刻蚀法形成金属栅极的方法，该方法包括以下步骤提供半导体衬底，该半导体衬底上具有金属层和覆盖该金属层的具有图形的图形化掩膜层；使用包含CH4的刻蚀气体以形成等离子体，对该金属层进行干法刻蚀，以将该图形转移到所述金属层；以及去除覆盖在所述金属层上的图形化掩膜层，以形成金属栅极。
文档编号C23F4/00GK102129975SQ201010023130
公开日2011年7月20日 申请日期2010年1月20日 优先权日2010年1月20日
发明者张世谋, 张海洋, 王新鹏 申请人:中芯国际集成电路制造(上海)有限公司