专利名称：蚀刻方法、蚀刻装置及计算机可读存储介质的制作方法
技术领域：
本发明涉及蚀刻方法、蚀刻装置及计算机可读存储介质。
背景技术：
半导体集成电路装置的制造中包括对硅(Si)膜进行蚀刻的エ艺。对硅膜进行蚀刻时，作为蚀刻气体，如专利文献I记载的那样，使用含有溴化氢(HBr)气体、三氟化氢(HF3)气体的气体。现有专利文献专利文献
专利文献I :日本特开2010-245101号公报
发明内容
_6] 发明要解决的问题然而，含有HBr气体、HF3气体的气体使得抗蚀膜、有机膜也被蚀刻。因此，现状是若使用抗蚀膜、有机膜作为掩模，对半导体集成电路装置的多层结构体中存在的硅膜进行蚀刻的情况下，几乎得不到充分的掩模选择比。另外，硅膜上存在厚的硅氧化物膜的多层结构体的情况下，作为蚀刻装置，使用面向硅氧化物膜的蚀刻装置。然而，面向硅氧化物膜的蚀刻装置不搭载HBr气体、HF3气体。因此，难以将厚的硅氧化物膜下的硅膜ー并蚀刻。本发明提供即使对多层结构体中的硅膜，也可以使用抗蚀膜、有机膜作为掩模而进行蚀刻，并且，还可以将硅膜以及存在于该硅膜下的硅氧化物膜一并蚀刻的蚀刻方法、蚀刻装置以及使蚀刻装置执行该蚀刻方法的计算机可读存储介质。用作解决问题的方案本发明的第一实施方式的蚀刻方法是对包含硅氧化物膜及形成于该硅氧化物膜上的硅膜的多层结构体进行蚀刻的蚀刻方法，对前述多层结构体中的前述硅膜及前述硅氧化物膜进行蚀刻吋，使用抗蚀膜或有机膜作为蚀刻的掩模，使用包含CH2F2气体的蚀刻气体作为蚀刻气体，将前述多层结构体中的硅膜及前述硅氧化物膜ー并蚀刻。本发明的第二实施方式的蚀刻方法为对包含硅氧化物膜、形成于该硅氧化物膜上的硅膜以及形成于该硅膜上的硅氮化物膜的多层结构体进行蚀刻的蚀刻方法，对前述多层结构体中的前述硅氮化物膜、前述硅膜及前述硅氧化物膜进行蚀刻时，使用抗蚀膜或有机膜作为蚀刻的掩模，使用包含CH2F2气体的蚀刻气体作为蚀刻气体，将前述多层结构体中的硅氮化物膜、前述硅膜及前述硅氧化物膜一并蚀刻。本发明的第三实施方式的蚀刻方法是对包含第一硅氧化物膜、形成于该第一硅氧化物膜上的硅膜、形成于该硅膜上的硅氮化物膜以及形成于该硅氮化物膜上的第二硅氧化物膜的多层结构体进行蚀刻的蚀刻方法，对前述多层结构体中的前述第二硅氧化物膜、前述硅氮化物膜、前述硅膜及前述第一硅氧化物膜进行蚀刻时，使用抗蚀膜或有机膜作为蚀刻的掩模，使用包含CH2F2气体的蚀刻气体作为蚀刻气体，将前述多层结构体中的前述第二硅氧化物膜、前述硅氮化物膜、前述硅膜以及前述第一硅氧化物膜一并蚀刻。本发明的第四实施方式的蚀刻装置是对包含硅氧化物膜及形成于该硅氧化物膜上的硅膜的多层结构体进行蚀刻的蚀刻装置，使用抗蚀膜或有机膜作为蚀刻的掩模对前述多层结构体中的前述硅膜及前述硅氧化物膜进行蚀刻时，向前述多层结构体供给包含CH2F2气体的蚀刻气体作为蚀刻气体。本发明的第五实施方式的计算机可读存储介质为存储有在计算机上运行、控制蚀刻装置的程序的计算机可读存储介质，前述程序在执行吋，使计算机控制前述蚀刻装置，以进行第一 第三实施方式中的任一个实施方式的蚀刻方法。发明的效果根据本发明，提供即使对多层结构体中的硅膜，也可以使用抗蚀膜、有机膜作为掩模而进行蚀刻，并且，还可以将硅膜以及存在于该硅膜下的硅氧化物膜一并蚀刻的蚀刻方法、蚀刻装置以及使蚀刻装置执行该蚀刻方法的计算机可读存储介质。
图I为表示正在制造半导体集成电路装置的阶段的多层结构体(半导体晶圆)的截面2的㈧图 (F)图为表示本发明的一个实施方式的蚀刻方法的ー个例子的截面3的(A)图为表示抗蚀膜的蚀刻速率的图，(B)图为表示硅膜的蚀刻速率的4的(A)图为表示抗蚀膜的蚀刻速率的图，(B)图为表示硅氮化物膜的蚀刻速率的图，(C)图为表示硅氧化物膜的蚀刻速率的5为表示能够执行本发明的一个实施方式的蚀刻方法的蚀刻装置的简要截面图附图标记说明I...硅基板、2...第一硅氧化物膜、3...硅膜、4...硅氮化物膜、5...第二硅氧化物膜、6...抗蚀膜
具体实施例方式以下，參照附图针对本发明的一个实施方式进行说明。予以说明，全部附图中，相同的部分附上相同的附图标记。图I为表示正在制造半导体集成电路装置的阶段的多层结构体(半导体晶圆)的截面图如图I所不,娃基板I上形成有第一娃氧化物膜2。第一娃氧化物膜2上形成有娃 膜3。硅膜3上形成有硅氮化物膜4。硅氮化物膜4上形成有第二硅氧化物膜5。本发明的一个实施方式的蚀刻方法中，使用抗蚀膜或有机膜作为蚀刻的掩模对多层结构体中存在的硅膜3进行蚀刻。进而，本例中，对于硅膜3下存在的第一硅氧化物膜2，也与硅膜3—并蚀刻。
图2A 图2F为表示本发明的一个实施方式的蚀刻方法的ー个例子的截面图。首先，如图2A所示，使用光刻法在第二硅氧化物膜5上形成作为蚀刻的掩模的抗蚀膜6。对于抗蚀膜6，也可以为有机膜。接着，将形成有抗蚀膜6的多层结构体搬入蚀刻装置的处理室内。关于蚀刻装置的一个例子稍后叙述，例如，为平行平板型的等离子体蚀刻装置。多层结构体载置于处理室内的载置台上。载置台为下电扱。载置台上方设置有喷头。喷头向处理室内供给气体，例如，蚀刻气体、吹扫气体等，并且作为上电极起作用。接着，向蚀刻装置的处理室内中供给包含ニ氟甲烷(CH2F2)气体的蚀刻气体作为蚀刻气体。本例中，向处理室内供给在ニ氟甲烷(CH2F2)气体中混合有氮气(N2)气体和作为稀释气体的氩气(Ar)气体的气体。接着，在上电极和下电极之间施加电场，使处理室内产生等离子体。由此，经过规定时间后，首先，第二硅氧化物膜5被蚀刻(图2B)。进而，经过规定时间后，硅氮化物膜4被蚀刻(图2C)。进而，经过规定时间后，硅膜3被蚀刻(图2D)。进而，经过规定时间后，第一硅氧化物膜2被蚀刻(图2E)。进而，本例中，蚀刻进行至硅基板I中(图2F)。图3A为表示抗蚀膜6的蚀刻速率的图，图3B为表示硅膜3的蚀刻速率的图。图3A及图3B为通过以下的蚀刻条件而得到的結果。CH2F2 流量50sccmAr 流量300sccmN2 流量200sccm处理压力5. 32Pa (O. 04Torr)上电极与下电极之间的距离35mm上电极功率2400W下电极功率IOOOff如图3A所示，抗蚀膜(PR) 6的蚀刻速率为_15. 3nm/min。这表明抗蚀膜6上沉积有沉积物，膜厚増加。相对地，如图3B所示，(聚)硅膜3的蚀刻速率为73. 4nm/min。这样，通过使用包含CH2F2气体的蚀刻气体作为蚀刻气体，抗蚀膜6与硅膜3之间产生较大的蚀刻速率的差。因此，能够获得充分的掩模选择比。图4A为表不抗蚀膜6的蚀刻速率的图，图4B为表不娃氮化物膜4的蚀刻速率的图，图4C为表示硅氧化物膜2、5的蚀刻速率的图。图4A 图4C为通过以下的蚀刻条件而得到的結果。CH2F2 流量50sccmAr 流量200sccmN2 流量200sccm处通压力6.65Pa (O. 05Torr)上电极与下电极之间的距离35mm上电极功率500W下电极功率500W
如图4A所示，抗蚀剂(PR)膜6的蚀刻速率为_1. Wmin0其为比图3A所示的结果还小的值，表明抗蚀膜6上沉积有沉积物，膜厚増加。相对地，如图4B所示，硅氮化物(SiN)膜4的蚀刻速率为69. lnm/min。另外,如图4C所示,娃氧化物(Ox)膜2、5的蚀刻速率为74. lnm/min。这样，通过使用包含CH2F2气体的蚀刻气体作为蚀刻气体，抗蚀膜6与硅膜3之间以及抗蚀膜6与硅氧化物膜2、5之间产生较大的蚀刻速率的差。因此，能够获得充分的掩模选择比。根据这样的一个实施方式的蚀刻方法，通过使用包含CH2F2气体的蚀刻气体作为蚀刻气体，抗蚀膜6几乎未被蚀刻，或者，反而在抗蚀膜6上沉积有沉积物，导致膜厚増加。因此，可以得到以下优点使用抗蚀膜6或有机膜作为蚀刻的掩模，能够对存在于多层结构体中的深处的硅膜3进行蚀刻，进而对存在于硅膜3下的第一硅氧化物膜2，也可以与硅膜 3 ー并蚀刻。接着，说明能够执行本发明的一个实施方式的蚀刻方法的蚀刻装置的ー个例子。图5为表示能够执行本发明的一个实施方式的蚀刻方法的蚀刻装置的简要截面图。如图5所示，蚀刻装置100为平行平板型的等离子体蚀刻装置。蚀刻装置100具备处理室102和向处理室102供给蚀刻气体等气体的气体供给源103，所述处理室102使用蚀刻气体对被处理体进行处理，在本例中为对半导体晶圆W进行处理。晶圆W形成有例如如图2A所示那样的多层结构体。处理室102内中设置有载置晶圆W的载置台104以及与载置台104对向配置的、向处理室102的内部喷出蚀刻气体等处理气体的处理气体喷出部，在本例中为喷头105。喷头105构成平行平板的上电极，介由匹配器106与第一高频电源107连接。第一高频电源107输出例如40MHz以上、例如60MHz的高频电压。另ー方面，载置台104构成平行平板的下电极，在本例中，介由匹配器108连接于第二高频电源109。第二高频电源109输出例如2MHz 20MHz的范围、例如13. 56MHz的频率的高频电压。另外，处理室102介由排气ロ 110与排气装置111连接。处理室102以可将内部减压至所希望的真空度的真空容器的方式构成。排气装置111对以真空容器方式构成的处理室102的内部进行排气，将处理室102的内部减压至所希望的真空度。利用包含例如微处理器(计算机)的エ艺控制器112控制蚀刻装置100。エ艺控制器112连接着用户界面113及存储部114。用户界面113包含用于操纵者管理蚀刻装置100而进行命令输入操作等的键盘、可视化表示蚀刻装置100的运行状况的显示器等。存储部114中存储有通过エ艺控制器112的控制而实现蚀刻装置100所执行的处理的控制程序、使蚀刻装置100的各构成部按照处理条件执行处理的程序，即制程(recipe)。制程例如存储于存储部114中的存储介质中。存储介质可以是硬盘、半导体存储器，也可以为CD-ROM、DVD、闪速存储器等可移动存储介质。另外，还可以介由例如专用线路从其它装置适当传送制程。通过如下操作，使蚀刻装置100基于控制器112的控制按照上述的一个实施方式执行蚀刻方法。根据需要，按照来源于用户界面113的指示等从存储部114读出制程，エ艺控制器112按照所读出的制程执行处理。为了能够按照上述的一个实施方式执行蚀刻方法，气体供给源103具备CH2F2气体供给部103a、N2气体供给部103b、Ar气体供给部103c。上述的一个实施方式的蚀刻方法能够使用这样的蚀刻装置100执行。以上，根据本发明的一个实施方式，可以提供即使对多层结构体中的硅膜，也可以使用抗蚀膜、有机膜作为掩模而进行蚀刻，并且，还可以将存在于硅膜以及该硅膜下的硅氧化物膜一并蚀刻的蚀刻方法及蚀刻装置。予以说明，本发明不受上述的一个实施方式的限定，可以做各种变形。另外，对于本发明的实施方式，上述的一个实施方式不是唯一的实施方式。例如,上述的一个实施方式中，显不了 使用抗蚀膜6或有机膜作为蚀刻的掩模，使用包含CH2F2气体的蚀刻气体作为蚀刻气体，将多层结构体中的第二硅氧化物膜5、硅氮化物膜4、硅膜3及第ー硅氧化物膜2 —并蚀刻的例子。 但是，即使在没有第二硅氧化物膜5的情况下，使用抗蚀膜6或有机膜作为蚀刻的掩模，使用包含CH2F2气体的蚀刻气体作为蚀刻气体，也可以将多层结构体中的硅氮化物膜4、硅膜3及第ー硅氧化物膜2 —并蚀刻。进而，即使在没有硅氮化物膜4的情况下，使用抗蚀膜6或有机膜作为蚀刻的掩模，使用包含CH2F2气体的蚀刻气体作为蚀刻气体，也可以将多层结构体中的硅膜3及第一硅氧化物膜2 —并蚀刻。另外，第二硅氧化物膜5为硅氧化物以外的膜的情况、硅氮化物为硅氮化物以外的膜的情况下，向处理室供给可以对该膜进行蚀刻的蚀刻气体，该膜的蚀刻结束后，将蚀刻气体切换成包含CH2F2气体的蚀刻气体，可以对多层结构体中的硅氮化物膜4、硅膜3及第ー硅氧化物膜2 —并蚀刻。
权利要求
1.一种蚀刻方法，其特征在于，其是对包含硅氧化物膜及形成于该硅氧化物膜上的硅膜的多层结构体进行蚀刻的蚀刻方法， 对所述多层结构体中的所述硅膜及所述硅氧化物膜进行蚀刻吋， 使用抗蚀膜或有机膜作为蚀刻的掩模，使用包含CH2F2气体的蚀刻气体作为蚀刻气体，将所述多层结构体中的硅膜及所述硅氧化物膜ー并蚀刻。
2.一种蚀刻方法，其特征在于，其是对包含硅氧化物膜、形成于该硅氧化物膜上的硅膜以及形成于该硅膜上的硅氮化物膜的多层结构体进行蚀刻的蚀刻方法， 对所述多层结构体中的所述硅氮化物膜、所述硅膜及所述硅氧化物膜进行蚀刻吋， 使用抗蚀膜或有机膜作为蚀刻的掩模，使用包含CH2F2气体的蚀刻气体作为蚀刻气体，将所述多层结构体中的硅氮化物膜、所述硅膜及所述硅氧化物膜ー并蚀刻。
3.一种蚀刻方法，其特征在于，其是对包含第一硅氧化物膜、形成于该第一硅氧化物膜上的硅膜、形成于该硅膜上的硅氮化物膜及形成于该硅氮化物膜上的第二硅氧化物膜的多层结构体进行蚀刻的蚀刻方法， 对所述多层结构体中的所述第二硅氧化物膜、所述硅氮化物膜、所述硅膜及所述第一硅氧化物膜进行蚀刻吋， 使用抗蚀膜或有机膜作为蚀刻的掩模，使用包含CH2F2气体的蚀刻气体作为蚀刻气体，将所述多层结构体中的所述第二硅氧化物膜、所述硅氮化物膜、所述硅膜及所述第一硅氧化物膜ー并蚀刻。
4.根据权利要求I 3中任一项所述的蚀刻方法，其特征在于，所述蚀刻气体在所述CH2F2气体中还包含N2气体。
5.根据权利要求I 4中任一项所述的蚀刻方法，其特征在于，所述蚀刻气体在所述CH2F2气体中还包含作为稀释气体的Ar气体。
6.一种蚀刻装置，其特征在于，其是对包含硅氧化物膜及形成于该硅氧化物膜上的硅膜的多层结构体进行蚀刻的蚀刻装置， 使用抗蚀膜或有机膜作为蚀刻的掩模对所述多层结构体中的、所述硅膜及所述硅氧化物膜进行蚀刻吋， 向所述多层结构体供给包含CH2F2气体的蚀刻气体作为蚀刻气体。
7.一种计算机可读存储介质，其特征在于，其存储有在计算机上运行、控制蚀刻装置的程序， 所述程序在执行吋，使计算机控制所述蚀刻装置，以进行权利要求I 5中任一项所述的蚀刻方法。
全文摘要
本发明提供一种蚀刻方法、蚀刻装置及计算机可读存储介质，所述蚀刻方法是即使对多层结构体中的硅膜，也可以使用抗蚀膜、有机膜作为掩模而进行蚀刻，并且，还可以将硅膜以及存在于该硅膜下的硅氧化物膜一并蚀刻的蚀刻方法。该方法对包含硅氧化物膜(2)以及形成于该硅氧化物膜(2)上的硅膜(3)的多层结构体进行蚀刻，对多层结构体中的硅膜(3)及硅氧化物膜(2)进行蚀刻时，使用抗蚀膜(6)或有机膜作为蚀刻的掩模，使用包含CH2F2气体的蚀刻气体作为蚀刻气体，将多层结构体中的硅膜(3)及硅氧化物膜(2)一并蚀刻。
文档编号C23F1/12GK102683196SQ20121006755
公开日2012年9月19日 申请日期2012年3月14日 优先权日2011年3月14日
发明者秋庭亚辉 申请人:东京毅力科创株式会社