专利名称：一种Ge或SiGe纳米线场效应晶体管的制备方法
技术领域：
本发明涉及半导体器件的制备方法，尤其涉及一种低成本制备Ge或SiGe纳米线 场效应晶体管的方法。
背景技术：
随着集成电路特征尺寸的不断缩小，场效应晶体管(MOSFET)的短沟道效应越来 越严重。由于双栅、三栅、Ω栅和围栅结构可有效增大MOS的器件驱动电流，抑制器件短沟 效应和关态电流，从而受到了学术界和业界的广泛关注。另一方面，因为Ge材料载流子的 迁移率比Si高，有望获得更高的开态电流，所以随着Ge材料用于集成电路瓶颈——栅介质 制备技术的不断进步，Ge基的平面或纳米线MOSFET成为目前研究的一个热点课题。Ge纳米线MOSFET制备方法可分为两类。一类是自下而上(Bottom-up)的方法， 即首先基于化学反应合成Ge的纳米线，然后将这些纳米线移动到衬底的特定位置形成功 能器件，这类方法与传统的CMOS工艺完全不兼容，无法进行大规模的生产。另一类是自上 而下(Top-down)的方法，即采用完全与CMOS工艺相兼容的工艺来完成器件的制备。文献 T. Irisawa. etal. Thin Solid Films, 517 (2008) 167-169 报道了一种基于！"op-down 工艺制 备Ge或SiGe纳米线MOSFET的方法。首先在SOI衬底上外延一层SiGe材料，接着利用Ge 聚集技术制备SiGeOI (SiGe on insulator)材料。Ge聚集技术是对SiGe材料进行氧化，由 于Ge在SiO2材料中的固溶度低，随着氧化反应的进行Ge会不断地向下层的半导体材料中 扩散，导致下层半导体材料中Ge含量不断增加。在利用先进的光刻技术形成SiGe细线条以 后，再次使用Ge聚集技术形成Ge纳米线，最后采用传统的器件工艺完成Ge纳米线MOSFET 的制备。以上方法与传统CMOS工艺完全兼容，可以实现大规模生产，但缺点是需要先进的 光刻工艺制备出SiGe材料的细线条，生产成本较高。文献H.-C. Lin. etal. Electron Device Letters，26 (2005) 643-645提出了一种基 于侧墙工艺制备多晶硅纳米线场效应晶体管的方法，在这种方法中，多晶硅纳米线由侧墙 定义，不需要通过先进光刻设备制备，生产成本低。目前该方法还局限于多晶硅纳米线的制 备。
发明内容
本发明的目的是提供一种低成本制备Ge或SiGe纳米线场效应晶体管的方法，该 方法基于侧墙工艺和Ge聚集技术，在不采用先进光刻设备的条件下制备出Ge或SiGe纳米 线场效应晶体管。本发明制备Ge或SiGe纳米线场效应晶体管的方法包括下列步骤1)在衬底上先形成一绝缘层，再淀积一多晶硅薄膜，并对该多晶硅薄膜进行掺杂， 然后通过光刻定义栅极图形和刻蚀该多晶硅薄膜制备出多晶硅栅；2)在多晶硅栅上采用高K材料形成栅介质层；3)在栅介质层上淀积一 SiGe薄膜；
4)对SiGe薄膜进行源漏掺杂；5)光刻定义出源漏区图形，并各向异性干法刻蚀SiGe薄膜，在多晶硅栅两侧形成 SiGe侧墙，同时在栅长方向上SiGe侧墙的两头分别形成源区和漏区；6)对SiGe侧墙进行氧化，然后去掉表面形成的氧化层，得到Ge纳米线或Ge含量 提高了的SiGe纳米线，即为沟道。上述器件基本结构制备好后，在其上形成绝缘层对器件进行钝化保护，并退火激 活杂质，最后采用常规的CMOS工艺进行晶体管制作的后道工序。步骤1)中所述绝缘层通常是通过淀积方式形成的二氧化硅隔离层；采用低压化 学气相沉积(LPCVD)的方法形成多晶硅薄膜；采用离子注入或者原位掺杂的方法完成多晶 硅薄膜的掺杂；采用各向异性干法刻蚀技术刻蚀多晶硅薄膜得到多晶硅栅。步骤幻中作为栅介质的高K材料可以是氧化铪、氧化锆、氮化硅等，可采用原子层 淀积技术(ALD)生长高K材料。步骤3)优选采用外延方法生长SiGe材料，得到厚度为20纳米 200纳米的SiGe薄膜。步骤5)基于侧墙工艺定义出SiGe纳米线即SiGe侧墙，而源区和漏区覆盖在栅介 质层上，通过SiGe纳米线连接。步骤6)是利用Ge聚集技术形成Ge纳米线或高Ge含量的SiGe纳米线。通过对 步骤幻形成的SiGe侧墙进行氧化，Ge向内扩散，湿法腐蚀去掉表层形成的氧化层，形成Ge 纳米线或Ge含量较高的SiGe纳米线。本发明制备Ge或SiGe纳米线场效应晶体管的方法不需要采用先进光刻设备，先 基于侧墙工艺制备出SiGe纳米线，然后通过Ge聚集技术得到Ge纳米线或高Ge含量的SiGe 纳米线，制备成本低，而且完全与CMOS工艺相兼容，便于工业化生产的推广应用。
图1为本发明方法制备的Ge或SiGe纳米线MOSFET的俯视图。其中11_多晶硅 栅；12-源；13-漏；14-栅介质层；15-Ge纳米线或高Ge含量的SiGe纳米线。图2(a)-图2(e)是本发明实施例制备N型MOSFET的工艺步骤示意图，其中各图 均为图1中A-A’方向的剖面图。其中21-Si衬底；22-二氧化硅隔离层；23-多晶硅栅； 24-高K材料层；25-SiGe薄膜；26_SiGe纳米线；27_Ge纳米线或高Ge含量的SiGe纳米线。
具体实施例方式下边结合附图，以一个制备N型MOSFET的实施例进一步详细描述本发明，但不以 任何方式限制本发明的范围。如图1所示，以Ge或SiGe纳米线作为沟道区的MOSFET包括位于衬底和绝缘层之 上的多晶硅栅11、源12、漏13、栅介质层14和Ge纳米线(或高Ge含量的SiGe纳米线)15， 其中栅介质层14覆盖在多晶硅栅11之上；源12和漏13位于栅介质层14之上；Ge纳米 线(或高Ge含量的SiGe纳米线)15则位于多晶硅栅的两侧，通过栅介质层14与多晶硅栅 11隔离；Ge纳米线(或高Ge含量的SiGe纳米线)15连接源12和漏13。下面以N型MOSFET的制备为例描述Ge或SiGe纳米线MOSFET的制备过程
1)以Si片为衬底21，在Si片上淀积200nm厚的SiO2隔离层22 ；2)在SW2隔离层22上LPCVD淀积200nm厚的多晶硅薄膜；3)对多晶硅薄膜进行注入掺杂，注入As，注入剂量为4E15，注入能量为45keV ；4)在多晶硅薄膜上涂光刻胶，光刻定义出多晶硅栅形状，以光刻胶图形为掩膜各 向异性干法刻蚀多晶硅薄膜200nm，制备出器件的多晶硅栅23，如图2(a)所示；5)在多晶硅栅23上ALD生长氧化铪高K材料，得到厚度为2nm高K材料层M即 栅介质层，如图2(b)所示；6)在高K材料层M上淀积200nm厚的SiGe材料，得到SiGe薄膜25，如图2 (c) 所示；7)对SiGe薄膜25进行源漏掺杂，注入As，注入剂量5E15，能量30keV ；8)在SiGe薄膜25上涂光刻胶，光刻定义出源漏区图形，然后各向异性干法刻蚀 SiGe薄膜200nm，在多晶硅栅23两侧形成SiGe纳米线26 (即SiGe侧墙)，同时在SiGe纳 米线沈的两端制备出了器件的源漏区，如图2(d)所示；9)对SiGe纳米线沈在950°C氧化10分钟，进一步提高纳米线中Ge含量，然后氢 氟酸(HF)湿法腐蚀去掉表层形成的氧化层，形成Ge纳米线或高Ge含量的SiGe纳米线27， 如图2(e)所示；10)在器件上淀积低氧层(SiO2)进行保护，并进行致密退火激活杂质；最后刻蚀 引线孔，溅射金属，合金化，完成源、漏、栅的引出，得到所述M0SFET。
权利要求
1.一种Ge或SiGe纳米线场效应晶体管的制备方法，包括以下步骤1)在衬底上先形成一绝缘层，再淀积一多晶硅薄膜，并对该多晶硅薄膜进行掺杂，然后 光刻和刻蚀形成多晶硅栅；2)在多晶硅栅上采用高K材料形成栅介质层；3)在栅介质层上淀积一SiGe薄膜；4)对SiGe薄膜进行源漏掺杂；5)光刻定义出源漏区图形，并各向异性干法刻蚀SiGe薄膜，在多晶硅栅两侧形成SiGe 侧墙，同时在栅长方向上SiGe侧墙的两头分别形成源区和漏区；6)对SiGe侧墙进行氧化，然后去掉表面形成的氧化层，得到Ge纳米线或Ge含量提高 了的SiGe纳米线。
2.如权利要求1所述的方法，其特征在于，步骤1)中所述绝缘层为二氧化硅。
3.如权利要求1所述的方法，其特征在于，步骤1)中采用低压化学气相沉积的方法形 成多晶硅薄膜；采用离子注入或者原位掺杂的方法完成多晶硅薄膜的掺杂。
4.如权利要求1所述的方法，其特征在于，步骤2)中所述高K材料是氧化铪、氧化锆或氮化硅。
5.如权利要求1所述的方法，其特征在于，步骤2)中采用原子层淀积技术生长高K材 料形成栅介质层。
6.如权利要求1所述的方法，其特征在于，步骤3)用外延方法生长厚度为20纳米 200纳米的SiGe薄膜。
7.如权利要求1所述的方法，其特征在于，步骤6)SiGe侧墙被氧化后，湿法腐蚀去掉表 层形成的氧化层。
全文摘要
本发明公开了一种Ge或SiGe纳米线场效应晶体管的制备方法，首先在衬底上的隔离层上形成多晶硅栅；然后形成高K材料的栅介质层；再在栅介质层上淀积SiGe薄膜；对SiGe薄膜进行源漏掺杂后光刻定义出源漏区图形，并各向异性干法刻蚀SiGe薄膜，在多晶硅栅两侧形成SiGe侧墙，同时在栅长方向上SiGe侧墙的两头分别形成源区和漏区；最后对SiGe侧墙进行氧化，去掉表面形成的氧化层，得到Ge纳米线或高Ge含量的SiGe纳米线。该方法基于侧墙工艺和Ge聚集技术，在不采用先进光刻设备的条件下制备出Ge或SiGe纳米线场效应晶体管，制备成本低，而且与CMOS工艺完全兼容。
文档编号B82Y10/00GK102082096SQ201010506130
公开日2011年6月1日 申请日期2010年10月9日 优先权日2010年10月9日
发明者孙帅, 安霞, 樊捷闻, 浦双双, 王润声, 艾玉杰, 郝志华, 黄如 申请人:北京大学