专利名称：电子部件制造方法和通过该方法制造的电子部件的制作方法
技术领域：
本发明涉及用在电子设备和电气设备内部的电子部件，特别涉及可抑制在对电子 部件所使用的金属制端子进行表面处理时因施加外力所导致晶须发生现象的电子部件制 造方法。
背景技术：
通常要对电子部件中所使用的端子进行表面处理以确保其耐腐蚀性和耐久性。在 进行表面处理时，首先形成底镀层，然后在其该底镀层上形成上层镀层。可根据上层镀层在 端子部分的用途来选择适当的上层镀层。例如，如果上层镀层用在与连接对象接触的部分， 考虑到连接的稳定性以及成本等因素，可以采用含金镀层、银镀层、含锡镀层等。此外，如果 上层镀层用在与基板等接触的部分，考虑到钎焊性能、环境问题及成本因素，可以采用含金 镀层和含锡镀层等。首先，作为抑制晶须产生的文献，这里例举专利文献1、专利文献2、专利文献3及 专利文献4。其次，作为多层表面处理，这里例举专利文献5、专利文献6、专利文献7、专利文献 8及专利文献9。专利文献1日本国专利申请公开公报“特开2006-127939号”根据专利文献1的说明书摘要，其目的在于提供一种用于防止被实施了无铅镀锡 的扁平电缆等的导电体部件中承受外部应力的部分产生晶须的导电体部件及其制造方法。 其中，对电连接部分提供其厚度大于等于0. 2 μ m小于1. 0 μ m的镀锡2，通过热处理使得在 镀锡2中锡与导电体1的合金层4所占的比率达到50%以上；在镀锡2中添加1. 0%以上 的铋以提高钎料的润湿性能；提供厚度为0. 1 μ m至2. 0 μ m的镀镍5作为衬底金属以防止 导电体1的氧化劣化；将封孔处理剂涂在镀锡2上，提高电连接的可靠性。专利文献2日本国专利申请公开公报“特开2004-292944号”根据专利文献2的说明书摘要，其目的在于提供一种防止晶须产生的用于半导体 的电子部件金属材料，其特征在于，在对电子部件金属材料的表面提供Sn镀层时，首先对 该电子部件金属材料的表面镀敷厚度为0. 5 μ m至5 μ m的M层并在该M层上镀敷厚度为 0. 5 μ m至5 μ m的Cu层作为衬底。专利文献3日本国专利申请公开公报“特开2007-53039号”根据专利文献3的说明书摘要，其目的在于提供一种电连接器的连接结构，通过 对用于接合连接器和柔性线路板的接触部提供其中含银的锡基镀层来抑制因施加在连接 部上的外部应力所导致晶须产生现象，在用于柔性线路板1的电连接器的连接结构中，具 有可插入柔性线路板1的连接部的连接孔，具有从该连接孔以对向电连接器6的外壳7的 内部的方式形成的端子装载空间上所装载的多个金属端子8、为使相邻的金属端子8不接 触而将该金属端子之间进行电分离的分离壁、及将电连接器6的金属端子压接于柔性线路 板1的连接部的导电层4部，导电层4部中，预定厚度的铜纹上形成有预定厚度的含银锡层。专利文献4特开2007-103586号公布根据专利文献4的摘要，公开了一种目的在于提供抑制晶须产生的同时、既能确保与电子部件的连接性又能降低连接性的参差不齐的布线电路基板的制造方法，在基底绝 缘层BIL上形成由金属薄膜31和导体层33所构成的布线图12，形成无电解镀锡层34以覆 盖布线图形12，这里，对布线图形12和镀锡层34进行热处理。热处理的温度设定为175 225°C，热处理的时间设定为2 10分钟，通过实施热处理，可形成铜和锡所构成的混合层 35，之后，在基底绝缘层上面的预定区域形成阻焊SOL以覆盖布线图12和镀锡层34，之后， 进行阻焊SOL的热固化处理。专利文献5特开2006-161155号公布根据专利文献5的摘要，公开了一种结构，在镁合金上形成了锌/铜/镍/铝4层 结构的镀膜的情况下，被镀物的形状很复杂时，由于镍镀膜的内部应力，镀铝之后镀膜整体 的密合性降低，对于这种问题，在镁合金上通过镀覆方法从镁合金的一侧按顺序形成具有 镍/铜/铝的3层结构的覆膜，且进一步将表面的铝层的一部分阳极化处理。由于在镍镀 膜和铝镀膜之间形成有作为应力缓和层的铜镀膜，镍镀膜和铝镀膜上产生的内部应力得到 缓和，所以覆膜整体的密合性上升。专利文献6特开2006-295114号公布根据专利文献6的摘要，公开了一种目的在于提供可以通过弱作用力将核心基板 从电子装置用的基板侧剥离、降低为使电极面从下面露出而使用化学或电化学溶解法或机 械研磨作业而产生的负荷、及进一步缩小尺寸的用于电子装置的基板及其制造方法、和电 子装置及其制造方法，在由金属形成的内层基板101上，形成有装载了电子部件的感光型 阻焊(PSR)膜102，在该PSR膜102上，通过由金形成的镀膜104、由镍形成的镀膜105及由 金形成的镀膜106这3层构成的多个金属电极110以在厚度方向上贯穿PSR膜102的方式 形成在PSR膜102的预定位置的内部，内层基板101可在制造电子装置的最后阶段通过喷 射氯化铁溶液被化学溶解并去除。专利文献7特开2007-9305号公布根据专利文献7的摘要，提供一种无电解钯电镀液，特征在于该无电解钯电镀液 在无电解镍镀膜/无电解钯镀膜/置换镀金覆膜的3层镀覆膜的端子上，仅通过操作简单 的置换镀金就能形成镀金覆膜，即使采用通用性强的无电解镍磷，也能具有在引线接合及 焊锡球接合两者上都很优秀的接合强度、并在流散性上也很优秀，且至少包含成分(a)钯 盐有机络合物、(b)含有硫醚基的单碳酸或其盐、(c)次磷酸或其盐。专利文献8特开2007-88211号公布根据专利文献8的摘要，公开了一种目的在于提供和半导体装置中用于密封的树 脂之间的密合性不会降低、半导体装置的信赖性得到维持、在引线框上实施了喷涂等粗化 处理的3层的引线框表面的粗化处理效果不会降低、且改善了密合性、具有引线可焊性、采 用了无铅焊料的可实际安装的引线框及其制造方法，用于无铅焊料的该引线框的金属板表 面上设置有镍镀膜，按顺序在镍镀膜表面上设置钯镀膜、还在其表面上设置金镀膜以形成 层结构，其中镍镀膜的层厚不均勻，钯镀膜及金镀膜都均勻地形成层厚，所述具有不均勻层 厚的镍镀膜通过在其表面上进行湿式喷涂粗化处理可以提高镍镀膜和封止树脂之间的粘合强度。专利文献9特开2007-115925号公布根据专利文献9的摘要，公开了一种目的在于提供即使外引线间距很小也能可靠地与无铅焊料进行互润镀覆的引线框，在引线架材料9上设置四层的镀覆，该镀覆从最下 层按顺序为底镀层(Ni) 10/钯镀11/银镀12/金镀13。
发明内容
到目前为止，和对象物体的接触部分中，考虑到连接稳定性这点，通常使用了含金 材料镀覆，但是由于成本及环境问题，开始逐渐使用图7所示的含锡材料镀覆(在说明中， 可以获得基本没有问题的连接稳定性)。作为和对象物体的接触部分，就要有外力施加在接触部分上，因此如图8所示就 会出现含锡材料镀覆导致外力施加从而产生晶须这样的问题。晶须一产生，如果相邻端子 间隙狭小，就会在相连端子之间发生短接，导致连接不良。虽然专利文献5至专利文献9公开了多层的表面处理，但却未公开可以防止合金 及镀层的成分扩散到最上层镀层的势垒中间层。此外，专利文献1至专利文献4中并未列 举可以通过势垒中间层来防止合金、镀层的成分扩散到最上层镀层等抑制晶须的方法。因此，本发明人为了确认晶须产生的起因，进行了晶须部分的分析。因此，在铜合 金的材料上进行镀镍(大约2μπι以上)作为衬底，还在上面进行了含锡材料镀覆(大约 1. 5μπι 以上)。从图9及图10可以看出，晶须部分除锡以外的成分还包括铜和镍。铜是作为材料 的铜合金中的成分，镍是镀镍中的成分，可以认为是铜和镍扩散到含锡材料镀覆中导致晶 须增长的加剧。图9 (A)是从截面方向观察晶须产生部分的截面图(照片)，图9(B)是(A) 的X部扩大图(照片)。图9的图(照片)为透射电子像。图9 (B)的Y部覆盖的点1及点 2由EDX (能量分散型元素分析装置)进行元素分析。Y部的点1是图中看起来为黑色的析 出物(杂质)，Y部的点2是没有析出物的区域。图10(A)是点1的分析结果，图10(B)是 点2的分析结果。图10(A)中，如Z部所示除锡(Sn)以外，检测出铜(Cu)和镍(Ni)。但 是，点2上并未检测出图10(B)所示的锡(Sn)以外的元素。由此，可以判定上述说法。另外，如图11所示在晶须产生部分，根部的锡(Sn)结晶变粗。这可以推测是含锡 材料层上负载了外力时，锡(Sn)原子容易透过材料层和衬底层的界面部分及镀锡晶粒间 界向某个方向扩散(晶粒间界及晶粒内扩散)，锡(Sn)原子的扩散集中在某一锡(Sn)晶粒 上，导致变粗。可以认为所述2个原因(铜(材料)及镍(衬底镀层)扩散到含锡材料镀覆上或 锡(Sn)原子的扩散集中在某一锡(Sn)晶粒上变粗)互相作用，导致了晶须增长的加剧。本发明鉴于上述现有问题，旨在提供材料及衬底层的组成成分的原子不能扩散到 含锡材料层上、且能抑制外力型晶须的电子部件的制造方法及通过该方法制造的电子部 件。如权利要求1所述，电子部件的制造方法是在材料70上进行表面处理的制造方 法，包括在材料70表面进行的衬底层72表面处理工序和在所述衬底层72的上方进行的含 锡材料层74表面处理工序，其中，通过在设置所述含锡材料层74之前设置势垒中间层76的工序，来达到防止所述材料70及所述衬底层72的组成成分的原子扩散到所述含锡材料层74上、抑制所述含锡材料层74的表面负载了外力时的外力型晶须的产生的目的。此外，如权利要求2所述，电子部件的制造方法是在材料70上进行表面处理的制 造方法，包括在材料70表面进行的衬底层72表面处理工序和在所述衬底层72的上方进行 的含锡材料层74表面处理工序，其中，通过在设置所述含锡材料层74之前设置势垒中间层 76的工序，以达到通过使所述物质和锡原子生成化合物来防止锡原子在所述衬底层72和 所述含锡材料层74的界面上扩散、且抑制所述含锡材料层74的表面上负载了外力时的外 力型晶须的产生的目的，所述势垒中间层76是含有易于和锡原子生成稳定的化合物的物 质的表面处理层。所述势垒中间层76包括两种方式在整个衬底层72上进行设置；将表面处理的 金属粒子在衬底层72上呈斑点状散布。根据权利要求3的电子部件的制造方法，权利要求1中记载的电子部件的制造方 法的特征在于，所述势垒中间层76是含有含金材料761和/或钯765的表面处理层。此外，根据权利要求4的电子部件的制造方法，权利要求1、2或3、4中记载的电子 部件的制造方法的特征在于，所述势垒中间层76的表面处理的沉积量在0. 01mg/cm2以上。根据权利要求5的电子部件的制造方法，权利要求1、2或3、4、5中记载的电子部 件的制造方法的特征在于，所述势垒中间层76的表面处理的厚度在0. 03 μ m以上。此外，根据权利要求6的电子部件的制造方法，权利要求1 5的任意一项记载的 电子部件的制造方法的特征在于，所述势垒中间层76按照表面处理的金属粒子在所述衬 底层72上斑点状散布的方式设置。此外，根据权利要求7的电子部件的制造方法，权利要求3 6的任意一项记载的 电子部件的制造方法的特征在于，在进行含金材料镀覆761或含金材料冲击镀766时，至少 在所述含锡材料层74的界面部分形成锡和金的金属间化合物层作为所述势垒中间层76。此外，根据权利要求8的电子部件的制造方法，权利要求3 7的任意一项记载的 电子部件的制造方法的特征在于，所述含金材料761是纯金或金基合金。此外，权利要求9记载的电子部件的特征在于，使用金属端子的电子产品中，首先 在所述端子的表面进行衬底层72表面处理，其次设置表面处理的沉积量在0. 01mg/cm2以 上的势垒中间层76，最后设置含锡材料层74，来防止所述端子的材料及所述衬底层72的组 成成分的原子扩散到所述含锡材料层74上及锡原子在所述衬底层和所述含锡材料层的界 面上扩散，抑制所述含锡材料层74的表面上负载了外力时的外力型晶须的产生。如以上说明所详述，根据本发明的电子部件的制造方法及通过该方法制造的电子 部件，可取得以下优良且显著的效果。(1)如权利要求1所记载，电子部件的制造方法是在材料70上进行表面处理的方 法，包括在材料70表面进行的衬底层72表面处理工序和在所述衬底层72的上方进行的含 锡材料层74表面处理工序，其中，由于具有在设置所述含锡材料层74之前设置可以防止所 述材料70及所述衬底层72的组成成分的原子扩散到所述含锡材料层74上且抑制所述含 锡材料层74的表面负债了外力的情况下产生外力型晶须的势垒中间层76，所以可以防止 所述材料70和所述衬底层72的组成成分的原子向所述含锡材料层74扩散，且抑制锡原子 的扩散从而防止锡(Sn)晶粒的粗大化，抑制晶须的产生。
(2)如权利要求2所记载，电子部件的制造方法是在材料70上进行表面处理的方 法，包括在材料70表面进行的衬底层72表面处理工序和在所述衬底层72的上方进行的含 锡材料层74表面处理工序，其中，具有在设置所述含锡材料层74之前设置势垒中间层76 的工序，该势垒中间层76是含有易于与锡原子生成稳定化合物的物质的表面处理层，通过 使锡原子与所述物质产生化合物来防止锡原子在所述衬底层72和所述含锡材料层74的界 面上扩散，抑制所述含锡材料层74的表面上负载了外力的情况下产生外力型晶须，所以物 质易与锡(Sn)结合，形成金属间化合物层，从而更能防止所述材料70及所述衬底层72的 组成成分的原子扩散到所述含锡材料层74中，并且通过镀覆易于与锡原子生成稳定化合 物的金属(例如，纯金和金基合金)来抑制锡原子在镍镀层和含锡材料镀层的界面上的扩 散，防止锡(Sn)晶粒的粗大化，抑制晶须的产生。
(3)根据权利要求3的电子部件的制造方法，权利要求1记载的电子部件的制造方 法的特征在于，所述势垒中间层76是包括含金材料761和/或钯765的表面处理层，因此， 可以防止所述材料70及所述衬底层72的组成成分的原子向所述含锡材料层74扩散，从而 抑制晶须的产生。如果所述势垒中间层76是含金材料镀覆761及钯镀765，则能充分防止 所述材料70及所述衬底层72的组成成分的原子向所述含锡材料层74扩散，且通过抑制锡 原子的扩散防止锡(Sn)晶粒的粗大化(参照后面附图3(A))。此外，权利要求2记载的电子部件的制造方法的特征在于，所述势垒中间层76 是含有含金材料和/或钯的表面处理层，因此，易与锡(Sn)结合，形成锡与金·铜的所谓 锡-金(Sn-Au)或锡-钯(Sn-Pd)等金属间化合物层，从而更能防止所述材料70及所述衬 底层72的组成成分的原子扩散到所述含锡材料层74中，且通过镀覆易于与锡原子生成稳 定化合物的金属(例如，纯金和金基合金)来抑制在镍和含锡材料镀层的界面上的扩散，防 止锡(Sn)晶粒的粗大化，抑制晶须的产生。(4)根据权利要求4的电子部件的制造方法，权利要求1、2或3记载的电子部件的 制造方法的特征在于，所述势垒中间层76的表面处理的沉积量在0. 01mg/cm2以上，因此， 可以防止所述材料70及所述衬底层72的组成成分的原子向所述含锡材料层74扩散，且通 过镀覆易于与锡原子生成稳定化合物的金属(例如，纯金和金基合金)来抑制在镍镀层和 含锡材料镀层的界面上的扩散，防止锡(Sn)晶粒的粗大化，抑制晶须的产生。如果所述势 垒中间层76的沉积量为0. 01mg/cm2以上，则能充分防止所述材料70及所述衬底层72的组 成成分的原子向所述含锡材料层74扩散，且通过镀覆易于与锡原子生成稳定化合物的金 属(例如，纯金和金基合金)来抑制在镍镀层和含锡材料镀层的界面上的扩散，防止锡(Sn) 晶粒的粗大化。(5)根据权利要求5的电子部件的制造方法，权利要求1 4的任意一项记载的电 子部件的制造方法的特征在于，所述势垒中间层76的表面处理的厚度在0. 03 μ m以上，因 此，可以防止所述材料70及所述衬底层72的组成成分的原子向所述含锡材料层74扩散， 且通过镀覆易于与锡原子生成稳定化合物的金属(例如，纯金和金基合金)来抑制在镍镀 层和含锡材料镀层的界面上的扩散，防止锡(Sn)晶粒的粗大化，抑制晶须的产生。如果所 述势垒中间层76的厚度为0. 03 μ m以上，则能充分防止所述材料70及所述衬底层72的组 成成分的原子向所述含锡材料层74扩散(请参照后附图5)，且通过镀覆易于与锡原子生成 稳定化合物的金属(例如，纯金和金基合金)来抑制在镍镀层和含锡材料镀层的界面上的扩散，防止锡(Sn)晶粒的粗大化。(6)根据权利要求6的电子部件的制造方法，权利要求1 5的任意一项记载的电 子部件的制造方法的特征在于，所述势垒中间层76按照表面处理的金属粒子在所述衬底 层72上斑点状散布的方式设置，因此能够防止所述材料70及所述衬底层72的组成成分的 原子向所述含锡材料层74扩散，从而抑制晶须的产生。如果表面处理的金属粒子呈斑点状 散布的所述势垒中间层76是含金材料冲击镀766及钯冲击镀，则能充分防止所述材料70 及所述衬底层72的组成成分的原子向所述含锡材料层74扩散(参照后面附图3(B))。(7)根据权利要求7的电子部件的制造方法，权利要求3 6的任意一项记载的电 子部件的制造方法的特征在于，在进行含金材料镀覆761或含金材料冲击镀766时，至少在 所述含锡材料层74的界面部分上形成锡和金的金属间化合物层作为所述势垒中间层76， 因此，含金材料镀覆761或含金材料冲击镀766时，金(Au)易与含锡材料层74的锡(Sn) 结合，形成锡和金的所谓锡_金(Sn-Au)金属间化合物层，更能防止所述材料70及所述衬 底层72的组成成分的原子扩散到所述含锡材料层74中(参照附图6)。并且，通过镀覆易 于与锡原子生成稳定化合物的金属(例如，纯金和金基合金)来抑制在镍镀层和含锡材料 镀层的界面上的扩散，防止锡(Sn)晶粒的粗大化，抑制晶须的产生。图6是含金材料镀覆 761或含金材料冲击镀766之后，进行聚集离子束(FIB)加工后的镀层截面上的二次离子 (SIM)像。(8)根据权利要求8的电子部件的制造方法，权利要求3 7的任意一项记载的电 子部件的制造方法的特征在于，所述含金材料761是纯金或金基合金，因此，使用纯金或金 基合金时，金(Au)易与含锡材料层74的锡(Sn)结合，形成锡和金的所谓锡-金(Sn-Au) 金属间化合物，更能防止所述材料70及所述衬底层72的组成成分的原子扩散到所述含锡 材料层74中，抑制晶须的产生。金基合金中金(Au)的含量在50%以上。(9)权利要求9记载的电子部件的特征在于，在使用金属的端子的电子部件中，首 先在所述端子的表面上进行衬底层72的表面处理，其次设置表面处理的沉积量在0. Olmg/ cm2以上的势垒中间层76，最后设置含锡材料层，以防止所述端子的材料和所述衬底层72 的组成成分的原子扩散到所述含锡材料层74中及锡原子在所述衬底层和所述含锡材料层 的界面上扩散，并抑制所述含锡材料层74的表面上负载了外力的情况下产生外力型晶须， 因此，可以防止所述材料70及所述衬底层72的组成成分的原子扩散到所述含锡材料层74 中，抑制晶须的产生，即使相邻端子间隙狭小，相邻的端子之间也不会发生短路，也不会发 生连接不良。
图1㈧是使用了进行了抑制外力型晶须的方法的表面处理的端子的连接器的斜 视图。图1 (B)是从(A)的连接器拔出1个端子的状态下的连接器及端子的斜视图。图1 (C)是将连接器在某个端子部分剖面后的截面图。图2是连接器上施加有外力的部分的表示了本申请的表面处理的放大截面图。图3(A)是表示势垒中间层使用了含金材料镀覆时的晶须产生状态的图。图3(B)是表示势垒中间层使用了含金材料冲击镀时的晶须产生状态的图。
图4(A)是表示势垒中间层使用了钯镀时的晶须产生状态的图。图4(B)是表示势垒中间层使用了钼镀时的晶须产生状态的图。图4(C)是表示势垒中间层使用了银镀时的晶须产生状态的图。
图5(A)是表示势垒中间层使用了含金材料镀层时，不同的含金材料镀层的厚度 所对应的晶须产生状态的图。图5(B)是表示不同的含金材料镀层的厚度所对应的负载了外力时的晶须总长度 的图。图6是含金材料镀覆或含金材料冲击镀之后，进行聚焦离子束(FIB)加工之后的 镀层截面上的二次离子(SIM)像。图7是表示了施加有外力部分的现有表面处理的放大截面图。图8是表示图7的晶须产生状态的图。图9㈧是从截面方向观察晶须产生部分的截面图(照片)。图9 (B)是(A)的X部放大图(照片)。图10 (A)是铜和镍扩散状态下的点1的分析结果。图10⑶是点2的分析结果。图11是现有的表面处理负载了外力之后，晶须产生部分的聚焦离子束(FIB)加工 之后的镀层截面上的二次离子(SIM)像。图12是对在由铜形成的材料上按顺序形成由镍构成的衬底层、由含铜材料镀覆 构成的势垒中间层及含锡材料层的电子部件的一部分截面，使用透射型电子显微镜(TEM) 进行放大并观察的照片。图13(A)是通过能量分散型X光光谱分析装置(EDS)对图12中的金属间化合物 层的一部分(区域A)进行分析所得到的衍射线的峰值的图。图13 (B)是通过能量分散型X光光谱分析装置(EDS)对区域A进行半定量分析所 得到的各元素的分布的图。图14㈧是通过能量分散型X光光谱分析装置(EDS)对图12中的金属间化合物 层的一部分(区域B)进行分析所得到的衍射线的峰值的图。图14 (B)是通过能量分散型X光光谱分析装置(EDS)对区域B进行半定量分析所 得到的各元素的分布的图。优选实施方式首先，与现有技术进行对比的同时，基于图2至图5对本发明的外力型晶须的抑制 方法进行说明。图2是表示连接器上施加有外力的部分的本申请中的表面处理的放大截面 图。图3(A)是势垒中间层使用了含金材料镀覆时的晶须产生状态的图，图3(B)是势垒中间 层使用了含金材料冲击镀时的晶须产生状态的图。图4(A)是势垒中间层使用了钯镀时的 晶须产生状态的图，图4(B)是势垒中间层使用了钼镀时的晶须产生状态的图。图5(A)是 势垒中间层使用了含金材料镀覆时，不同的含金材料镀覆的厚度所对应的晶须产生状态的 图，图5(B)是不同的含金材料镀层的厚度所对应的负载了外力时的晶须总长度的图。图6 是进行含金材料镀覆761或含金材料冲击镀766之后，进行聚焦离子束(FIB)加工之后的 镀层截面上的二次离子(SIM)像。如上所述(图9所示)，可以看出材料70及衬底层72的原子扩散到含锡材料层74上导致了晶须增长的加剧。因此，本发明人认为在衬底层72和含锡材料层74之间设置 可以防止材料70及衬底层72的原子向含锡材料层74扩散的势垒中间层76。因此，如图2 所示，在材料70 (铜合金)上进行1. 0 2. 0 μ m的衬底层表面处理72 (镍镀721)，在其上 设置0. 03 0. 1 μ m的势垒中间层76 (金镀761)，最后设置2. 0 3. 0 μ m的含锡材料层， 作为试样1。此外，将设置含金材料冲击镀766代替含金材料镀覆761，其作为试样1-1。通过氧化锆简易负载测试法对上述试样1施加外力，确认晶须的产生状态之后， 在含锡材料层74的正下方进行含金材料镀覆761作为中间层76，则如图3(A)所示可以抑 制晶须的产生。此外，如果通过氧化锆简易负载测试法对上述试样1-1施加外力，确认晶须 的产生状态之后，在含锡材料层74的正下方进行含金材料冲击镀作为势垒中间层76，则如 图3(B)所示也能抑制晶须的产生。这里所指的含金材料是纯金或金基合金(含金50%以 上)。因此，本发明人对钯765、钼762及镍767进行了同样的试验。将使用了钼镀762 的势垒中间层76作为试样2，使用了钯镀765的势垒中间层76作为试样4，使用了银镀767 的势垒中间层76作为试样8。通过氧化锆简易负载测试法对每个试样施加外力，确认晶须 的产生状态，结果如图4所述。S卩，如图4(A)所示，可以观察到钯765具有抑制晶须产生的 效果。另外，如图4(B)及图4(C)所示，可以观察到钼762(图4⑶)及银767(图4(C))不 具有抑制晶须产生的效果。
从图3及图4的结果可知，抑制晶须产生的势垒中间层76优选含金材料镀覆761 或含金材料冲击镀766。使用含金材料镀覆761或含金材料冲击镀766时，如图6所示，金 (Au)易与含锡材料层74的锡(Sn)结合，形成锡(Sn)和金(Au)的金属间化合物层，能更好 地防止材料70及衬底层72的原子扩散到含锡材料层74上，抑制晶须的产生。这里，图12是使用透射型电子显微镜(TEM)对电子部件的一部分截面进行放大并 观察所得到的照片(明视场图像)，在该电子部件中，在由铜构成的材料70上形成由Ni构 成的衬底层72，在该衬底层72上形成由含Au材料镀覆构成的势垒中间层76，在该势垒中 间层76上形成含锡材料层74。如图12所示，所述势垒中间层76和所述含锡材料层74之 间，形成有金属间化合物层。此外，通过能量分散型X光光谱分析装置(EDS)对该金属间化 合物层的一部分(图12的区域A)进行分析后得到的能谱如图13(A)所示。结果，所述金 属间化合物的一部分如图13㈧所示，可以看到Au及Sn的峰值，并形成Au-Sn金属间化合 物。此外，从图13(B)中表示各元素分布的表可以看出该Au-Sn金属间化合物是AuSn4 (金 属间化合物层1)。另外，从通过EDS所得到的能谱(图14(A))及各元素的分布(图14(B)) 可以得知所述衬底层72 (Ni)和金属间化合物层1之间(区域B)存在AuSn2这种物质(金 属间化合物层2)。原因在于Au和Sn反应时，先形成亚稳相的AuSn2,再形成稳相的AuSrv然后，确定含金材料镀覆761的设置程度，以具有抑制晶须产生的效果。准备好不 同厚度的含金材料镀覆761的试样，将厚度为0. 03 μ m的作为试样5，厚度为0. 05 μ m的作 为试样6，厚度为0. Iym的作为试样7。通过氧化锆简易负载测试法对每个试样施加外力， 确认晶须的产生状态，结果如图5(A)所示。〇记号代表良好，Δ记号代表中等，X代表不 好。从图5(B)可知，势垒中间层76的厚度越大越能抑制晶须的产生。图5(B)表示负载了 外力时的晶须总长度。总之，可以得知设置至少0. 03 μ m厚的含金材料镀覆761来作为势垒中间层76就能抑制晶须的产生。所述0.03 μ m的厚度仅为可测定厚度的界限，如图3 (B)所示，表面处理呈斑点状 散布的含金材料冲击镀也具有抑制晶须产生的效果。因此，确定上述试样1-1的沉积量 (mg/mm2)的界限为 0. 01mg/cm2。从以上结果可知，对于外力型晶须的抑制方法，在含锡材料层74的下方设置势 垒中间层76，可以抑制晶须的产生。即，对于可测定的最低限度的厚度，通过设置至少 0. 03μ m的势垒中间层76，就可以防止材料70及衬底层表面处理72的原子向含锡材料层 74扩散。考虑到晶须的抑制、成本及焊料的润湿性能，优选0.03 0.1 μ m。此外，对于不 可测定的厚度(包括镀层为点状散布的情形)，通过设置至少0. 01mg/cm2的沉积量的势垒 中间层76，可以防止材料70及衬底层表面处理72的原子向含锡材料层74扩散。如图6所示，进行含金材料镀覆761或含金材料冲击镀766时，金(Au)易与含锡 材料层74的锡(Sn)结合，形成锡和金的所谓锡-金(Sn-Au)金属间化合物层，更能防止所 述材料70及所述衬底层72的组成成分的原子扩散到所述含锡材料层74上，从而抑制晶须 的产生。图6是含金材料镀覆761或含金材料冲击镀766之后，进行聚焦离子束(FIB)加 工之后的镀层截面上的二次离子(SIM)像。以下，对使用了上述外力型晶须的抑制方法的连接器进行说明。图1 (A)是使用了进行了抑制外力型晶须的方法的表面处理的端子的连接器的斜 视图，图1 (B)是从(A)的连接器拔出1个端子的状态下的连接器及端子的斜视图，图1 (C) 是将连接器在某个端子部分进行剖面处理的剖面图。本实施例中的连接器主要具备外壳12、转动部件18及端子14。首先，基于图1对端子14进行说明。该端子14为金属制成的端子，通过冲压加工 这样的公众所知的技术制成。由于要求所述端子14的材质具有弹性及导电性等，所以可以 使用黄铜、铍铜、磷青铜等铜合金。如图I(C)所示，所述端子14上施加负载作为外力的部分是与FPC64接触的A部、 由所述转动部件18的推压部54推压的B部、及将所述端子14压入到所述外壳12的压入 部分。有必要至少在这些施加负载作为外力的部分，按照上面所述那样，设置势垒中间层 76在含锡材料层74下。总之，本实施例中，在作为材料70的磷青铜上进行镀镍721作为 衬底层表面处理72，在其上进行含金材料镀覆761 (这里，使用除金以外含有大约0.3%的 钴(Co)的材料)作为势垒中间层76，最后设置含锡材料层74，并将该工序作为整体进行， 而并非部分进行。所述端子14如图I(B)所示大致呈横向的H形，至少具备和所述FPC 64接触的接 触部26 (图1 (B)的上侧)、与基板等连接的连接部40、用于固定在所述外壳12上的固定部 38、连结支点部30及由转动部件18推压的受压部32。所述接触部26和所述受压部32设 置在板状片的第一片22的两端，所述受压部32的前端设置有向内侧突出的突出部42，此 夕卜，还具有第二片24，其一端设置有沿着与所述接触部26相对的方向延伸的延伸部36，另 一端设置有与基板连接的连接部40。所述第一片22和所述第二片24基本上在中间位置附 近由连结支点部30连结。所述接触部26、所述连结支点部30和所述连接部40呈大致的曲 柄形，所述转动部件18的推压部54可在所述受压部32和所述连接部40之间转动。考虑基板的连接位置、基板的图形位置及狭小的空间等来适当地配置所述连接部40的位置。本实施例中，所述端子14的所述连接部40设置在所述受压部32的相对侧。所 述接触部26按照易与FPC 64接触的方式呈凸部形状，虽然本实施例中的所述连接部40为 如图1所示的表面贴装式(SMT)，但采用DIP式亦可。也可以根据所述FPC 64的样式在所 述接触部26的相对侧设置接触部26。即设置两个接触部26、26以夹持所述FPC 64亦可。所述连结支点部30和所述受压部32在插入所述FPC 64时，是起到以下作用的部 分。所述FPC 64插入所述外壳12的嵌合口 20内后，所述转动部件18的推压部54在所述 端子14的连接部40和受压部32之间转动，所述受压部32 从而所述接触部26被推压到所述FPC 64侧。所述连 结支点部30和所述受压部32的大小和形状按照能起到如上效果的方式适当设置。此外， 优选在所述端子14的受压部32的前端设置突出部42，使所述转动部件18的推压部54在 所述端子14的受压部32和连接部40之间转动时，使所述突出部42与所述转动部件18的 卡合孔58卡合，从而抵抗对所述转动部件18的转动的强大斥力。所述突出部42的大小按 照能够起到如上作用且所述转动部件18的卡合孔可以卡住的程度适当设置。下面对转动部件18进行说明。该转动部件18由电绝缘塑料制成，使用射出成型这 样的公知技术进行制造，考虑到尺寸稳定性、加工性及成本等适当地选择该材质，一般可列 举出聚对苯二甲酸丁二醇酯(PBT)、聚酰胺(66PA、46PA)、液晶聚合物(LCP)、聚碳酸酯(PC) 以及这些物质的合成材料。所述转动部件18主要包括可转动地安装在所述外壳12上的轴部分、推压所述端 子14的受压部32的推压部54、用于所述端子14的突出部42卡合的卡合孔58及操作部 56。所述轴是转动部件18的转动支点。转动部件18以可转动的方式适当地安装在外壳12 的长度方向的两侧。此外为使所述推压部54转动时旋转轴72改变，基于所述轴和所述外 壳12的轴承部的关系设置间隙。此外，在长度方向的两侧设置有与外壳12卡合的锁定部， 以使推压所述端子14的受压部32时转动部件18不在厚度(附图的上方)方向上被抬升。 锁定部的形状、大小等，按照能与外壳12啮合的方式设计即可，但也要考虑上述效果、连接 器10的尺寸及强度等问题适当设置。所述转动部件18的所述推压部54是推压所述端子14的受压部32的部分，形状 优选为细长的形状，本实施例中采用椭圆形。这样，采用椭圆形可以使推压部54在所述端 子14的受压部32和连接部40之间转动，根据推压部54的尺寸的变化抬升所述端子14的 受压部32，使FPC 64压向所述端子14的接触部26侧。推压部54的形状只要是可在所述 端子14的受压部32和连接部40之间转动、且根据长轴和短轴等不同长度可以抬升所述端 子14的受压部32的形状即可。在转动所述转动部件18时，由于对所述转动部件18的转动的斥力很大，所以，独 立设置有供所述端子14的突出部42卡合的卡合孔58。通过独立设置所述卡合孔58，能够 增大所述转动部件18的强度，并能够防止所述转动部件18在转动时的变形。上述转动部件18可自由转动地安装在所述外壳12的嵌合口 20的相对侧(所述 端子14的连接部侧)。最后，对外壳12进行说明。该外壳12是电绝缘塑料制成，使用射出成型这样的公 知技术进行制造，考虑到尺寸稳定性、加工性及成本等适当地选择该材质，一般可以列举出聚对苯二甲酸丁二醇酯(PBT)、聚酰胺(66PA、46PA)、液晶聚合物(LCP)、聚碳酸酯(PC)、以 及这些物质的合成材料。所述外壳12中设置有所需数量的端子14可插入的插入槽48，通过压装、切缝、焊 接等方式固定。此外，所述外壳12上设置有所述FPC 64可插入的嵌合口 20，所述嵌合口 20的大小按照所述FPC 64可插入、且所述FPC 64插入时可以由所述旋转部件18推压到所 述端子14上的方式适当设置。在所述外壳12的长度方向两侧，按照所述转动部件18的轴 可转动地安装的方式设置有轴承部。所述轴和所述轴承之间设置有使所述旋转部件18的 推压部54按照如上所述可紧凑地转动的间隙。该轴承部的形状、大小等，按照转动部件18 可转动且所述推压部54被安装为可紧凑旋转的方式设置即可，此外还要考虑该作用、外壳 12的强度及大小等适当地进行设计。所述外壳12上设置有覆盖所述端子14的接触部26的顶棚部50。所述顶棚部50 用于提高所述端子14的防尘性，其大小及形状根据该作用、所述外壳12的强度、所述转动 部件18的转动性及强度等适当设置。工业上的可利用性
对于本发明的实用例，可适用于电气设备、电子设备内部使用了金属端子的电子 部件，特别是可提供对电子部件中使用的金属端子进行表面处理时加载外力的制造方法。
权利要求
电子部件的制造方法，该制造方法是对材料实施表面处理的方法，包括对材料表面进行的衬底层表面处理工序、和在所述衬底层的上方进行的含锡材料层表面处理工序，其中，所述方法具有在设置所述含锡材料层之前设置势垒中间层的工序，以防止所述材料及所述衬底层的组成成分的原子扩散到所述含锡材料层中，并抑制所述含锡材料层的表面负载了外力时的外力型晶须的产生。
2.电子部件的制造方法，该制造方法是对材料实施表面处理的方法，包括在材料表面 进行的衬底层表面处理工序、和在所述衬底层的上方进行的含锡材料层表面处理工序，其 中，所述方法具有在设置所述含锡材料层之前设置势垒中间层的工序，所述势垒中间层是 含有易于和锡原子产生稳定化合物的物质的表面处理层，通过使锡原子与所述物质产生化 合物来防止锡原子在所述衬底层和所述含锡材料层的界面扩散，来抑制所述含锡材料层的 表面负载了外力时的外力型晶须的产生。
3.根据权利要求1或2所述的电子部件的制造方法，其特征在于，所述势垒中间层是含 有含金材料和/或钯的表面处理层。
4.根据权利要求1、2或3所述的电子部件的制造方法，其特征在于，所述势垒中间层 上，表面处理的沉积量在0. 01mg/cm2以上。
5.根据权利要求1、2、3或4所述的电子部件的制造方法，其特征在于，所述势垒中间层 上，表面处理的厚度在0. 03 μ m以上。
6.根据权利要求1 5中的任意一项所述的电子部件的制造方法，其特征在于，所述势 垒中间层按照表面处理的金属粒子在所述衬底层上斑点状散布的方式设置。
7.根据权利要求3 6中的任意一项所述的电子部件的制造方法，其特征在于，作为所 述势垒中间层，在含金材料镀覆或含金材料冲击镀时，至少在所述含锡材料层的界面部分， 形成锡和金的金属间化合物层。
8.根据权利要求3 7中的任意一项所述的电子部件的制造方法，其特征在于，所述含 金材料是纯金或金基合金。
9.一种电子部件，在使用金属端子的电子部件中，在所述端子的表面，首先进行衬底层 表面处理，其次设置表面处理的沉积量为0. 01mg/cm2以上的势垒中间层，最后设置含锡材 料层，防止所述端子材料及所述衬底层的组成成分的原子向所述含锡材料层扩散及锡原子 在所述衬底层和所述含锡材料层的界面上扩散，从而抑制所述含锡材料层的表面上负载了 外力时的外力型晶须的产生。
全文摘要
本发明提供了材料(70)及衬底层(72)的组成成分的原子不能扩散到含锡材料层(74)中且抑制外力型晶须的电子部件的制造方法及通过该方法制造的电子部件。本发明的电子部件的制造方法是在材料(70)上进行表面处理的制造方法，包括在材料(70)的表面上进行衬底层(72)的表面处理、和在衬底层(72)的上方进行含锡材料层(74)的表面处理的工序，其中，具有在设置含锡材料层(74)之前设置势垒中间层(76)的工序，以达到防止材料(70)及衬底层(72)的组成成分的原子扩散到含锡材料层(74)中且抑制含锡材料层(74)的表面上负载了外力时的外力型晶须的产生的目的。
文档编号C25D7/00GK101821431SQ20088010340
公开日2010年9月1日 申请日期2008年7月7日 优先权日2007年7月6日
发明者中野芳一, 御子贝英一, 森内裕之, 田所义浩 申请人:第一电子工业株式会社