专利名称：半导体晶片测试设备和测试半导体晶片的方法
技术领域：
本发明涉及一种半导体晶片测试设备和半导体晶片的测试方法。
背景技术：
在使用常规半导体晶片测试设备的半导体器件的测试中，一个半导体晶片整体被分为n个(n是大于1的自然数)区域，并从n个区域当中选择性地选择m个(m是小于n的自然数)区域。然后，对该m个选择区域上形成的半导体器件的半导体芯片执行必需测试项目的测试。剩下的(n-m)个区域中形成的半导体芯片不必进行所有测试项目，并且基于由对m个区域上形成的每个半导体芯片的测试结果计算的累积缺陷百分率，执行选择的测试项目的测试。因此，具有等于或小于规定阈值的累积缺陷百分率的每个测试项目被省略，以缩短总体测试时间。
图1A和1B示出了通过常规半导体晶片测试设备，对半导体晶片执行的测试的工艺流程。在半导体晶片的测试开始时，所有测试项目(测试项目1至5)被确定为必需的测试项目，并且对从半导体晶片的n个区域选择的m个区域执行各测试项目的测试(步骤S1)。然后，基于该测试结果，对m个区域的每一个进行合格产品/缺陷产品的确定。接下来，基于在步骤S1进行的测试结果，确定相同类型的半导体芯片的缺陷数目和累积缺陷百分率(步骤S2)。每次当完成对选择的m个区域的必需测试项目的测试时，对在(n-m)个未选择区域上形成的半导体芯片执行必需测试项目的测试和选择的测试项目的测试(步骤S3)。在图1A和1B所示的例子中，测试项目1和2是必需的测试项目，测试项目3至5是选择的测试项目。对于在(n-m)个区域上形成的半导体芯片，首先执行必需测试项目的测试，即，执行测试项目1的测试(步骤S4)和测试项目2的测试(步骤S5)。对通过必需测试项目的测试的半导体芯片执行选择的测试项目的测试，而没有通过必需测试项目的测试的半导体芯片被作为缺陷产品处理。
当选择的测试项目3的测试开始时，首先检查测试项目3的累积缺陷百分率(步骤S6)。这里，如果该累积缺陷百分率是0.2％或更多，那么测试项目3的测试被实际地执行(步骤S7)。另一方面，如果该累积缺陷百分率不大于0.2％，那么检查该m个区域上形成的每个半导体芯片是否有缺陷(步骤S8)。这里，如果任意一个半导体芯片有缺陷，那么测试项目3的测试被执行(步骤S7)。如果任意一个半导体芯片没有缺陷，那么测试项目3的测试被省略，并且在该(n-m)个区域上形成的半导体芯片通过测试项目3的测试并作为合格产品被传送到下一个选择的测试项目4的测试。
测试项目4和5的测试中的操作与测试项目3的测试中的操作相同，因此这里省略了其详细描述。当选择的测试项目3至5的测试完成时，已经通过所有测试项目的产品被作为合格产品处理(步骤S15)。另一方面，如果在任意一项测试项目中已被确定为有缺陷的产品被作为缺陷产品处理(步骤S16)。当确认对该(n-m)个区域上形成的所有半导体芯片的所有测试项目的测试已经完成时(步骤S17)，基于测试项目1至5的测试结果获得累积缺陷百分率(步骤S18)，因此完成测试项目1至5的测试。
如上所述，为了省略测试项目，通过常规半导体晶片测试设备将选择的测试项目引入到测试中，必需使取决于半导体晶片中的区域的芯片制造变化较小。例如，存在如下情况取决于半导体芯片的位置，诸如与芯片结构有关的用于物理评估和管理的膜厚度和尺寸的工艺参数，以及诸如晶体管的阈值电压、导通电流值、电阻器的电阻值以及电容器的电容的电参数是不同的。另外，存在由于任意与制造有关的麻烦，工艺参数和电参数不同的情况。
在此情况下，如果基于该测试项目的累积缺陷百分率，省略了该测试项目，那么导致出货时芯片质量的恶化。
结合上面的描述，日本未决公开专利申请(JP-P2004-266017A)公开了一种“半导体晶片测试方法”，其中半导体晶片的整体区域被预先分为n个区域，并且对每个区域执行测试，选择性地设置n个区域中的m个(n＞m)区域，并且对该m个区域执行必需测试项目和选择的测试项目的测试。基于该测试结果执行合格产品/缺陷产品确定，并且对(n-m)个区域执行必需测试项目的测试，并根据选择的测试项目的累积缺陷百分率执行选择的测试项目的测试，并且基于该测试结果，执行最终的合格产品/缺陷产品确定。
此外，日本未决公开专利申请(JP-P2003-332189A)公开了一种“半导体测试系统”。在该常规例子中，半导体晶片测试设备基于测试程序，对半导体晶片上形成的半导体芯片，执行多个测试项目的测试。管理设备管理该半导体晶片测试设备使用的测试程序。该半导体晶片测试设备和管理设备通过通信线路网络互相连接。在该管理设备中，收集部件收集半导体芯片上的多个测试项目的测试结果。确定部件基于由收集部件收集的测试结果，确定对于所有半导体芯片或者满足预定条件的半导体芯片能够省略的测试项目。测试程序产生部件产生测试程序，以便对于所有半导体芯片或满足预定条件的半导体芯片省略由确定部件已经确定的测试项目。传输部件将由测试程序产生部件产生的测试程序传输到半导体晶片测试设备。半导体晶片测试设备根据从传输部件传输的测试程序来执行测试。
而且，日本未决公开专利申请(JP-A-Heisei，7-37959)公开了一种“晶片测试方法”。在具有多个芯片的晶片的该常规测试方法中，对其布置位置已经被选择的晶片上的部分芯片执行所有测试项目的测试。对晶片上的剩余芯片仅仅执行基于测试结果而选择的测试项目的测试。
伴随着半导体器件朝着诸如多管脚结构和较高工作速度等较高性能的近期趋势，半导体器件的测试所需时间变得较长。因此，减小用于半导体器件的半导体晶片的测试时间以便提高生产效率和减小半导体器件的成本是重要的。为了减小测试时间，存在一些测试项目被省略的情况。但是，当测试项目被简单地省略时，会导致半导体器件的半导体晶片的质量恶化。
发明内容
本发明的目的是提供一种半导体晶片测试设备和半导体器件测试方法，其中可以减小作为测试主体的半导体器件的测试时间，并且可以防止出货时半导体器件的质量恶化。
在本发明的一个方面中，通过以下步骤实现半导体晶片的测试方法，从半导体晶片上形成的多个半导体芯片当中选择预定数目的半导体芯片；对每个选择的半导体芯片的I/O管脚执行第一测试；以及对每个非所选半导体芯片的部分I/O管脚执行第二测试，其中该非所选半导体芯片作为多个半导体芯片中的除了选择的半导体芯片以外的半导体芯片。
这里，可以通过对每个选择的半导体芯片的I/O管脚执行测试项目的第一测试来实现该第一测试，并且可以通过对每个非选择半导体芯片的部分I/O管脚执行测试项目的第二测试来实现该第二测试。
该半导体晶片可以被分为n个(n是大于1的自然数)区域，并且在该n个区域中可以形成多个半导体芯片。通过从该n个区域选择m个(m是小于n的自然数)区域；和通过从每个选择的m个区域选择半导体芯片作为预定数目的半导体芯片，可以实现该选择。
此外，通过从n个区域选择m个(m是小于n的自然数)区域；和通过从选择m个区域选择J个(J是自然数)半导体芯片作为预定数目的半导体芯片，可以实现该选择。
此外，J个半导体芯片可以在多个半导体芯片的0.1至0.3的范围内。
此外，通过进一步计算第一测试的每个测试项目的累积百分率，可以实现该方法。当累积缺陷百分率不高于预设缺陷百分率时，通过对每个非选择半导体芯片的部分I/O管脚执行第二测试可以实现该第二测试。
在本发明的另一方面中，一种测试半导体晶片的各区域中形成的半导体芯片的半导体晶片测试设备，包括CPU；用于存储半导体芯片测试程序的存储单元；以及用于接收并保持从每个半导体芯片发送的数据信号的通信单元。该CPU从存储单元读取并执行半导体芯片测试程序。基于半导体芯片测试程序，该CPU从半导体晶片被分成的各区域中形成的多个半导体芯片选择可选设置数目的半导体芯片，对每个选择的半导体芯片的I/O管脚执行测试项目的第一测试，通过通信单元获取测试项目的数据信号以存储在存储单元中，对从每个非选择半导体芯片的I/O管脚抽样的至少一个I/O管脚执行测试项目的选择测试项目的第二测试，非选择半导体芯片作为多个半导体芯片中的除了选择的半导体芯片以外的半导体芯片，以及测试项目包含必需测试项目和选择测试项目。
此外，在本发明的另一方面中，一种测试半导体晶片的各区域中形成的半导体芯片的半导体晶片测试设备，包括CPU；用于存储半导体芯片测试程序的存储单元；以及用于接收并保持从每个半导体芯片发送的数据信号的通信单元。该CPU从存储单元读取并执行半导体芯片测试程序。基于半导体芯片测试程序，该CPU从半导体晶片被分成的各区域中形成的多个半导体芯片选择可选设置数目的半导体芯片，对每个选择的半导体芯片执行测试项目的第一测试，对每个非选择半导体芯片执行测试项目的必需测试项目的第二测试，非选择半导体芯片作为多个半导体芯片中的除选择的半导体芯片以外的半导体芯片，测试项目包含必需测试项目和选择测试项目，对每个选择测试项目的累积缺陷百分率与预设缺陷百分率进行比较，当选择测试项目的累积缺陷百分率高于预设缺陷百分率时，基于比较结果，确定是否应该对每个非选择半导体芯片执行选择测试项目的第三测试，当选择测试项目的累积缺陷百分率不高于预设缺陷百分率时，对每个非选择半导体芯片执行测试项目的第三测试，计算每个非选择半导体芯片的每个I/O管脚的管脚缺陷百分率，基于该管脚缺陷百分率，选择每个非选择半导体芯片的可省略测试的I/O管脚，对作为除了每个非选择半导体芯片中的可省略测试的I/O管脚以外的至少一个I/O管脚的剩余I/O管脚执行选择测试项目的第三测试，以及更新每个选择测试项目和剩余I/O管脚的累积缺陷百分率。
此外，半导体器件的可选设置数目可以是多个半导体芯片的10至30％。此外，预设缺陷百分率可以是0.1％。
在本发明的另一方面中，一种半导体晶片测试设备，包括CPU；用于存储半导体芯片测试程序的存储单元；以及用于从每个半导体芯片的每个I/O管脚接收数据信号的通信单元。该CPU从存储单元读取并执行半导体芯片测试程序。基于该半导体芯片测试程序，该CPU从半导体晶片上形成的多个半导体芯片选择半导体芯片，该通信单元从每个选择的半导体芯片中的每个I/O管脚和每个非选择的半导体芯片中的部分I/O管脚接收数据信号，非选择半导体芯片作为多个半导体芯片中的除了选择的半导体芯片以外的半导体芯片，以及基于该数据信号，该CPU对每个选择的半导体芯片中的I/O管脚和每个非选择的半导体芯片中的部分I/O管脚执行第一测试。
这里，该CPU可以对每个选择的半导体芯片中的I/O管脚和每个非选择半导体芯片中的部分I/O管脚执行测试项目的第一测试。
此外，该半导体晶片可以被分为其上形成多个半导体芯片的N个(N是大于1的自然数)区域。该CPU可以从N个区域选择M个(M是小于N的自然数)区域并且在M个区域的每一个中选择J个半导体芯片。每个区域中的半导体芯片的数目可以是J。
此外，该半导体晶片可以被分为其上形成多个半导体芯片的N个(N是大于1的自然数)区域。该CPU可以从该N个区域选择M个(M是小于N或自然数)区域并且在M个区域的每一个中选择J个半导体芯片。从每个区域中选择的半导体芯片的数目可以小于J。
值J*M可以被设为在多个半导体芯片数目的10至30％范围内。
该半导体晶片测试设备还可以包括用于存储每个测试项目的累积缺陷百分率的存储单元。当累积缺陷百分率不高于预设缺陷百分率时，CPU可以对每个非选择半导体芯片中的部分I/O管脚执行测试项目的测试。
在本发明的另一个方面中，通过以下步骤实现测试半导体晶片的方法从半导体晶片的多个区域中形成的多个半导体芯片选择预定数目的半导体芯片；对每个选择的半导体芯片的所有I/O管脚执行第一测试；以及基于第一测试的结果，对每个非选择半导体芯片中的至少一个I/O管脚执行测试项目的选择测试项目的第二测试，非选择半导体芯片作为多个半导体芯片中的除了选择的半导体芯片以外的半导体芯片。
在本发明的一个方面中，通过以下步骤实现测试半导体晶片的方法从半导体晶片的多个区域中形成的多个半导体芯片选择预定数目的半导体芯片；对每个选择的半导体芯片执行测试项目的第一测试；对每个非选择半导体芯片执行测试项目当中的必需测试项目的第二测试，非选择半导体芯片作为多个半导体芯片中的除了选择的半导体芯片以外的半导体芯片，其中该测试项目被分组成必需测试项目和选择测试项目；对每个选择测试项目的累积缺陷百分率和预设缺陷百分率进行比较，以确定是否应该对每个非选择半导体芯片执行选择测试项目的第三测试，其中选择测试项目作为测试项目中的除了必需测试项目以外的测试项目；当选择测试项目的累积缺陷百分率高于预设缺陷百分率时，对每个非选择半导体芯片执行每个选择测试项目的第三测试；当选择测试项目的累积缺陷百分率不高于预设缺陷百分率时，计算每个非选择半导体芯片的每个I/O管脚的缺陷百分率；基于该计算的缺陷百分率，确定每个非选择半导体芯片的I/O管脚的可省略测试的I/O管脚；以及对除了每个非选择半导体芯片中的可省略测试的I/O管脚以外的I/O管脚执行选择测试项目的第三测试。
这里，预定数目的半导体芯片优选在多个半导体芯片的10至30％范围内。此外，预设缺陷百分率可以是0.1％。
本发明可以提供一种半导体晶片测试设备和半导体器件测试方法，其中可以减小作为测试主体的半导体器件的测试时间并且可以防止出货时的质量恶化。
图1A和1B示出了常规半导体晶片测试方法的控制流程的图；图2示意地示出了根据本发明的第一实施例的半导体晶片测试设备的结构的图；图3A和3B示出了根据本发明的第一实施例的半导体晶片测试方法的控制流程的图；图4A和4B示出了根据本发明的第二实施例的半导体晶片测试方法的控制流程的图；图5示出了在半导体晶片中所有I/O管脚被测试的半导体芯片22A和预定数目的I/O管脚被测试的半导体芯片22B的布置的例子的图；以及图6示出了半导体芯片22A和半导体芯片22B的布置的另一例子的图。
具体实施例方式
下面，将参考附图描述根据本发明的半导体晶片测试设备和半导体晶片测试方法。
图2示意地示出了根据本发明的第一实施例的半导体晶片测试设备的结构的图。根据第一实施例的半导体晶片测试设备10包括CPU15；存储单元16；用于输入指令的输入单元12；用于显示半导体芯片22的测试结果的显示单元13；通信单元14；以及用于临时地保持来自作为测试主体的半导体芯片的各个I/O(输入/输出)管脚18的输入信号的寄存器17。单元12至16与总线11连接。这里，I/O管脚是位于半导体芯片内的信号管脚，并且用于输入信号到芯片内和从芯片内输出信号。通过布线，该I/O管脚18被电连接到设置在半导体芯片内的诸如晶体管、电阻器和电容的元件，并且电连接到由诸如接口部件、逻辑部件、存储部件、PLL(锁相环路)部件以及DAC(数-模转换器)的元件构成的电路。而且，在存储单元16中，存储有半导体芯片测试程序16a，测试程序16a用于执行每个半导体芯片22的测试，每个半导体芯片22是从其区域被预先分为多个区域的半导体晶片20切割的。
在第一实施例中，表示从半导体芯片22的各个I/O管脚18传送的测试结果的数据信号被临时地存储在用于每个半导体器件或用于半导体晶片的寄存器17中，然后被存储到存储单元16中。在选择性实施例中，数据信号可以被直接存储到存储单元16中，而不通过寄存器17。
在由根据第一实施例的半导体晶片测试设备10执行的半导体器件测试方法中，半导体晶片20的整个区域被分为多个区域，其中形成有多个半导体器件，并且选择可选的预定数目的区域中形成的半导体芯片。然后，对每个选择的半导体芯片执行作为必需测试项目的所有测试项目的测试。当对每个选择的半导体芯片中的S个(S是自然数)I/O管脚进行所有测试项目的测试结束时，计算每个测试项目和每个I/O管脚的缺陷百分率。当在所有S个I/O管脚上，特定的一个测试项目的计算缺陷百分率等于或小于预定阈值时，不对所有I/O管脚，而是预定数目T(T是满足T＜S的自然数)的I/O管脚执行作为选择的测试项目的特定测试项目的测试。该阈值优选约为0.1％，并且当在后续步骤中检测到缺陷时，在考虑成本的条件下确定该值，尽管在封装装配之后执行筛选测试。I/O管脚的预定数目T是总的I/O管脚的10％或由统计方法计算的I/O管脚的数目。这里，统计方法是这样的方法，其中在I/O管脚上测试时监控电流值、电压值等等，并计算每个值的变化和标准偏差。当确定对于标准值有足够的余量时(预先设置的确定准则)，减小要被测试的I/O管脚的数目。此外，该统计方法是这样的方法，其中当具有非常接近参考值的产品通过测试并被确定是合格产品时，增加要测试的I/O管脚的数目或停止抽样测试。
一个半导体器件中设置的I/O管脚的制造变化较小通常是已知的。在第一实施例中，通过采用选择的测试项目，可以避免所有半导体芯片的所有I/O管脚都经受必需测试项目的测试，由此在半导体芯片制造中实现效率的提高。另一方面，在本发明中，对半导体晶片的所有多个区域上形成的所有半导体芯片中的至少一个半导体芯片的所有I/O中的至少一个I/O管脚执行选择的测试项目的测试。结果，与所有测试项目被消除的情况相比较，可以抑制半导体芯片的质量恶化。
下面，参考图3A和3B，将描述根据本实施例的半导体晶片测试方法。当指令被输入到输入单元12以测试半导体晶片20的半导体芯片22时，CPU 15读取并执行预先存储在存储单元16中的半导体芯片测试程序16a。半导体晶片20的整个区域被预先分为N个(N是大于1的自然数)区域，从该N个区域选择可选的预定数目M的区域，其中在该N个区域的每一个中形成有半导体芯片22。半导体芯片的每一个具有K个(K是自然数)I/O管脚18。当执行半导体芯片测试程序16a时，从该N个区域当中选择可选的预定数目M的区域。对K个I/O管脚18的每一个执行预定测试项目的测试。在该例子中，测试项目是测试项目1至5，并且在多个系统和多个通道的音频信号的情况下，是诸如最大频率、电压电平和功能(步骤S100)。M个区域优选是半导体晶片的芯片的10％至30％。通过对半导体晶片上的10％至30％芯片执行所有测试项目的测试，可以实现测试时间的减小和测试可靠性的提高。
在步骤S100的每个测试结果(检测的数目和缺陷百分率)被存储在寄存器17或存储单元16中(步骤S101)。在步骤S100，当完成对M个半导体芯片22的测试时，计数缺陷的数目，然后对于K个I/O管脚的每一个，计算每个测试项目的累积缺陷百分率。K个I/O管脚18的计算结果被锁存在连接到各个I/O管脚18的寄存器17中或经由寄存器17存储到存储单元16中。这里，累积缺陷百分率具有被确定为有缺陷的I/O管脚数目与测试的I/O管脚数目的比率。对于所有半导体芯片的每个I/O管脚，得到累积缺陷百分率。
对半导体晶片20的剩余(N-M)个区域(在步骤S101未测试的)中形成的半导体芯片22不执行作为必需测试项目的测试项目1至5的测试。在下面的描述中，基于累积缺陷百分率，测试项目1和2被确定为必需测试项目，而测试项目3至5被确定为选择的测试项目。
在对M个区域中形成的半导体芯片完成必需测试项目的测试之后，开始对剩余的(N-M)个区域中形成的半导体芯片的测试(步骤S102)。对于在剩余的(N-M)个区域中形成的半导体芯片，执行作为必需测试项目的测试项目1(步骤S103)和测试项目2(步骤S104)的测试。作为测试项目1和2的测试结果，满足两个测试项目的参考值的半导体芯片被确定为合格产品，并被传送到选择的测试项目的下一个测试步骤。未满足该参考值的半导体器件被确定为缺陷产品。
当执行作为选择的测试项目的测试项目3的测试时，检查通过M个半导体芯片的测试已经获得的并且然后存储在寄存器17或存储单元16中的每个I/O管脚18的测试项目3的累积缺陷百分率是否高于预设的缺陷百分率(步骤S105)。如果用于目标半导体芯片的每个I/O管脚的测试项目3的累积缺陷百分率高于预设缺陷百分率，那么对目标半导体芯片的每个I/O管脚18实际地执行测试项目3(步骤S106)。另一方面，如果用于目标半导体芯片的测试项目3的累积缺陷百分率低于预设缺陷百分率，那么对于目标半导体芯片的每个I/O管脚18计算缺陷百分率(步骤S113)。然后，基于在步骤113执行的计算结果，选择可以从该测试省略的I/O管脚18(步骤S114)。例如，具有不高于预设值的计算缺陷百分率的I/O管脚18被选为可省略测试的I/O管脚18。应当注意可以预先规定不执行测试的I/O管脚18。接下来，在步骤S114，对已经确定不可省略的I/O管脚18执行测试项目3的抽样测试(步骤S115)。如果在步骤S115的抽样测试的结果是良好的，那么控制流程继续进行到选择的测试项目的下一个测试步骤，即，测试项目4。另一方面，当在步骤S115的抽样测试的结果是有缺陷时，那么该半导体芯片被作为缺陷产品处理。
当执行作为选择的测试项目的测试项目4的测试时，检查通过对M个区域中形成的半导体芯片的测试获得的并存储在寄存器17或存储单元16中的每个I/O管脚18的累积缺陷百分率是否高于预设的缺陷百分率(步骤S107)。如果用于目标半导体芯片的测试项目4的累积缺陷百分率高于预设缺陷百分率，那么对目标半导体芯片的每个I/O管脚18实际地执行测试项目4的测试(步骤S108)。另一方面，如果用于目标半导体芯片的测试项目4的累积缺陷百分率低于预设缺陷百分率，那么对于目标半导体芯片的每个I/O管脚18计算累积缺陷百分率(步骤S116)。然后，基于在步骤116执行的计算结果，选择可以从该测试省略的I/O管脚18(步骤S117)。例如，具有不高于预设缺陷百分率的计算缺陷百分率的I/O管脚18被选为可省略测试的I/O管脚18。应当注意可以预先确定可省略该测试的I/O管脚。接下来，在步骤S114，对已经被确定为不可省略的I/O管脚18执行基于测试项目4的抽样测试(步骤S118)。如果在步骤S118的抽样测试的结果是良好的，那么该控制流程继续进行到下一个选择的测试项目，即，测试项目5。另一方面，当在步骤S118的抽样测试的结果有缺陷时，该半导体芯片被作为缺陷产品处理。
当执行作为选择的测试的测试项目5的测试时，检查通过M个区域中形成的半导体芯片的测试获得并存储在寄存器17或存储单元16中的每个I/O管脚18的累积缺陷百分率是否高于预设缺陷百分率(步骤S109)。如果用于目标半导体芯片的测试项目5的累积缺陷百分率高于预设缺陷百分率，那么对目标半导体芯片的每个I/O管脚18实际地执行测试项目5的测试(步骤S110)。另一方面，如果用于目标半导体芯片的测试项目5的累积缺陷百分率低于预设缺陷百分率，那么对于目标半导体芯片的每个I/O管脚18计算累积缺陷百分率(步骤S119)。然后，基于在步骤119执行的计算结果，选择可以从后续测试省略的I/O管脚18(步骤S120)。例如，具有不高于预设缺陷百分率的计算缺陷百分率的I/O管脚18被选为可省略测试的I/O管脚18。应当注意可以预先规定不可省略的I/O管脚18。接下来，在步骤S120，对于已经被确定为不可省略的I/O管脚18执行基于测试项目5的抽样测试(步骤S121)。如果在步骤S121的抽样测试的结果是良好的，那么控制流程继续进行到下一个选择的步骤。另一方面，当在步骤S121的抽样测试的结果是有缺陷的时，该半导体芯片被作为缺陷产品处理。
然后，对(N-M)个区域中形成的半导体芯片连续地执行必需测试项目和选择的测试项目的测试。当对半导体芯片的必需测试项目和选择的测试项目的所有测试完成时，基于这些测试的结果，更新寄存器17或存储单元16中存储的测试项目1至5的累积缺陷百分率(步骤S112)。
如上所述，在根据第一实施例的半导体晶片测试方法中，对于后续半导体芯片，其缺陷百分率等于或小于规定缺陷百分率的测试项目的测试不被省略，而是转变为抽样测试。亦即，预定数目的I/O管脚被测试，因此该测试项目不被省略。而且，在第一实施例中，为每个I/O管脚提供保持该测试结果的寄存器。以I/O管脚为单位进行测试的省略，因此不采用其缺陷百分率等于或小于规定缺陷百分率的测试项目的集体省略。而且，在本实施例中，基于每个测试项目的每个I/O管脚的缺陷百分率，确定是否对其他半导体芯片执行I/O管脚的抽样测试。以芯片为单位执行该抽样测试，因此甚至在晶片表面内的多个芯片之间存在制造变化的情况下，也不会引起问题。结果，在第一实施例中，甚至当在晶片表面内的多个区域上形成的多个芯片之间有制造变化时，也不会出现问题。
参考图2，4A至6将描述根据本发明的第二实施例的半导体晶片测试设备和半导体晶片测试方法。由于第二实施例的半导体晶片测试设备10的结构与第一实施例的相同，因此省略该描述。在第二实施例的半导体晶片测试设备10中，作为半导体晶片20上的测试目标的半导体芯片被分组成第一组半导体芯片和第二组半导体芯片，对于第一组半导体芯片，对该半导体芯片的I/O管脚执行所有测试项目的测试，对于第二组半导体芯片，对该半导体芯片的部分I/O管脚执行所有测试项目的测试。
下面将描述通过使用半导体晶片测试设备10来测试半导体晶片的方法。在该方法中，从半导体晶片的各区域中选择预定数目的区域，并且选择在选择的区域中形成的半导体芯片。对每个选择的半导体芯片的每个I/O管脚18执行所有测试项目的测试。当对每个选择的半导体芯片的N个I/O管脚18的每一个的测试结束时，计算每个测试项目和每个I/O管脚的累积缺陷百分率。不是对所有N个I/O管脚，而是对N个I/O管脚18中的预定数目M(M＜N)，执行对所有N个I/O管脚18的累积缺陷百分率等于或低于特定累积缺陷百分率的测试项目的测试。数目M根据测试精确度和测试时间是可以变化的，并等于或大于1，但是小于N。数目M是I/O管脚18的数目N的10％或通过统计计算技术来确定。在该技术中，当在对I/O管脚测试的情况下监控电流值、电压值等等时，计算各值的偏差、各值的标准偏差等等。当确定对于预设的参考值有足够的余量时，要被测试的I/O管脚的比率被减小。此外，当合格产品具有非常接近参考值的值时，优选增加要被测试的I/O管脚的比率。
对于半导体晶片20，在半导体晶片20的中心区、上部区和下部区之间，诸如阈值电压、导通电阻、电容和布线电阻等晶体管特性存在大的偏差。例如，在300mm晶片的情况下，晶片中心区距离晶片外围区约150mm。为此，如果与常规例子一样省略测试项目，那么存在遗漏取决于芯片的位置的半导体芯片的缺陷的可能性。另一方面，在本发明中，对半导体晶片20中的每个半导体芯片22的至少一个I/O管脚18执行准备的所有测试项目的测试。
例如，假定有分别对应于各I/O管脚的64通道的接口，那么测试一个或更多的通道。该接口被布置为，64通道被布置为物理上互相非常接近。例如，在7mm×7mm的半导体芯片的情况下，该接口被布置在芯片中。亦即，与接口连接的I/O管脚18也被布置为互相非常接近。因为在互相非常接近的位置中形成晶体管，晶体管之间的偏差是小的。因此，甚至当I/O管脚18被抽样测试时，也可以保证每个半导体芯片的质量(位于相同半导体芯片的接口中的多个通道的性能几乎相同)。因此，通过I/O管脚的抽样测试，筛选变为可能。当测量接口中的每个通道的输出电压时，因为诸如接触电阻的测量系统的变化，有时进行错误的确定。当至少一个通道的输出电压不满足参考值时，半导体芯片被错误地确定为缺陷产品。换句话说，优质的半导体芯片有时被确定为缺陷产品。这里，通常不会发生缺陷产品被确定为合格产品。这种问题不能通过省略测试项目的常规例子来解决。
下面，参考图4A和4B以及图5和6，将详细描述第二实施例中的半导体晶片测试方法。在下面的描述中，与接口连接的I/O管脚18的测试将作为例子进行描述。
接口处的I/O管脚18的测试项目的例子如下所示。
(1)DC测试作为测试项目的DC性能的测试电源电流测试，输出电流/电压测试，输入/输出漏电流测试，以及电阻值测试。
(2)AC测试作为测试项目的AC性能的测试传输延迟时间测试，以及工作频率测试。
(3)工作测试芯片是否逻辑上正常地工作的测试通过使用测试模式，测试工作是否正确的测试，电源电压余量测试，以及速度测试。
在该实施例中，准备上述测试项目，并且测试目标是分别与接口的64个通道连接的64个I/O管脚18。在该实施例中，存在选择的半导体芯片22A和选择的半导体芯片22B，对半导体芯片22A的I/O管脚执行所有测试项目的测试，其中对小于64的预定数目的半导体芯片22B的I/O管脚和预定种类的I/O管脚执行所有测试项目的测试。
在图5和6中示出了在半导体晶片20中所有I/O管脚被测试的半导体芯片22A和预定数目的I/O管脚被测试的半导体芯片22B的布置例子。这里，在相同的工艺中，即在相同的图形形成工艺中，半导体晶片20被分为N个(N是大于1的自然数)区域30，并且N个区域30的每一个包括K(K是自然数)个半导体芯片22。应当注意，由于半导体晶片20的外围中的半导体芯片的布置状态，各个区域30中的半导体芯片22的数目并不总是互相相等。亦即，N个区域30的每一个中的半导体芯片22的数目K可以是相同数目或不同的数目。在该例子中，半导体晶片20具有16(＝N)个区域30，并且在每个区域30中形成9(＝K)或4(＝K)个半导体芯片22。在该实施例中，从该N个区域中选择M个区域(1≤M≤N)，并且选择在M个区域的每个中形成的预定数目J个半导体芯片作为半导体芯片22A(1≤J≤K)。剩余的半导体芯片是半导体芯片22B。
在图5所示的例子中，选择在M个区域30中形成的所有半导体芯片22作为其I/O管脚被测试的半导体芯片22A。在(N-M)个区域30中形成的所有半导体芯片22被选为半导体芯片22B，在每一个半导体芯片22B中预定数目的I/O管脚被测试。亦即，在图5所示的例子中，对M个选择区域的每一个中形成的K个半导体芯片22A中的每一个中的所有I/O管脚执行测试。然后，对(N-M)个非选择区域中形成的每个半导体芯片22B的抽样I/O管脚执行抽样测试。这里，在两个选择区域30中形成的半导体芯片的所有18个(＝2×9)I/O管脚被测试。106个半导体芯片22B的每一个的部分I/O管脚被测试(M＝2，J＝K＝9)。
根据图5所示的例子，所有I/O管脚被测试的一组半导体芯片22A和其中抽样部分的I/O管脚被测试的一组半导体芯片22B被集中地布置在各位置。因此，可以减小测试时间。
在图6所示的例子中，在半导体晶片20的所有区域30的每一个中，预定数目J个半导体芯片22被选为半导体芯片22A，并且对每个半导体芯片22A的所有I/O管脚执行测试。剩余的半导体芯片被选为半导体芯片22B，在半导体芯片22B中预定数目的I/O管脚被测试(M＝N，1≤J＜K)。这里，每个区域30的预定位置形成的半导体芯片22被选为半导体芯片22A并被测试(M＝N＝16和J-1)。
根据图6所示的例子，可以在考虑到半导体晶片20中的半导体芯片22的分布的情况下执行I/O管脚的测试。因此，可以统计地测试半导体晶片20的半导体芯片22的形成位置的制造变化。
如果半导体晶片20中形成的部分半导体芯片22被选为半导体芯片22，那么选择半导体芯片22A的方法不局限于上述方法。此外，优选半导体晶片20中形成的整个半导体芯片的10至30％被选为半导体芯片22A。
参考图4A和4B，下面将描述根据本发明的第二实施例的半导体晶片测试设备10的操作。与第一实施例一样，对所有I/O管脚18，即对与M个选择的区域中形成的J个半导体芯片22A的每一个的接口连接的64个I/O管脚18，执行作为测试项目预先准备的DC测试、AC测试以及功能测试的测试(步骤S200)。
接下来，与第一实施例的步骤S101一样，在寄存器17或存储单元16中存储步骤S200的测试结果，即缺陷的数目和缺陷百分率(步骤S201)。在此情况下，当累积缺陷百分率已经被存储时，更新该累积缺陷百分率。步骤S200和S201的操作被重复，直到M个区域中的所有半导体芯片22A的所有测试，即DC测试、AC测试和功能测试完成(步骤S202)。
当M个区域的所有半导体芯片22a被测试时，对目前对每个I/O管脚18的DC测试的累积缺陷百分率和预设的缺陷百分率进行比较(步骤S203)。当在步骤S203存在其累积缺陷百分率高于预设缺陷百分率的任意I/O管脚时，对在(N-M)个非选择区域中形成的半导体芯片22B的所有I/O管脚执行DC测试(步骤S204)。当在步骤S204存在没有通过测试的任意I/O管脚18时，该半导体芯片被确定为缺陷产品(步骤S212)。基于该测试结果，每个I/O管脚18的累积缺陷百分率被更新(步骤S214)。在该例子中，对应于被确定为有缺陷的I/O管脚18的累积缺陷百分率增加，此外，非缺陷I/O管脚的累积缺陷百分率减小。
另一方面，在步骤S203，当所有I/O管脚18的累积缺陷百分率低于预设缺陷百分率时，对在(N-M)个非选择区中形成的半导体芯片22B的部分I/O管脚，即对预定数目的I/O管脚，执行DC测试(步骤S205)。当在步骤S205经受DC测试的任意I/O管脚18被确定为有缺陷时，该半导体芯片22b被确定为缺陷产品(步骤S212)。对应于I/O管脚18的累积缺陷百分率被更新(步骤S214)。在此情况下，对应于被确定为有缺陷的I/O管脚18的累积缺陷百分率增加(步骤S214)。对应于其他I/O管脚18的累积缺陷百分率不被更新。
在半导体芯片在步骤S204或步骤S205通过测试的情况下，即，当在DC测试中没有I/O管脚18被确定为有缺陷时，控制流程前进到下面的AC测试。
在AC测试开始时，对目前对每个I/O管脚18的AC测试的累积缺陷百分率和预设缺陷百分率进行比较(步骤S206)。在步骤5206，当存在累积缺陷百分率高于预设缺陷百分率的I/O管脚时，对在(N-M)个非选择区域中形成的半导体芯片22B的所有I/O管脚执行AC测试(步骤S207)。在步骤S207，当存在被确定为有缺陷的I/O管脚18时，该半导体芯片被确定为缺陷产品(步骤S212)。基于该测试结果，每个I/O管脚18的累积缺陷百分率被更新(步骤S214)。在该例子中，对应于被确定为有缺陷的I/O管脚18的累积缺陷百分率被增加，此外，被确定为合格的I/O管脚的累积缺陷百分率被减小。
另一方面，在步骤S206，当所有I/O管脚18的累积缺陷百分率低于预设缺陷百分率时，对在(N-M)个非选择区中形成的半导体芯片22B的部分I/O管脚，即对预定数目的I/O管脚18，执行AC测试(步骤S208)。当在步骤S208经受AC测试的任意I/O管脚18被确定为有缺陷时，该半导体芯片被确定为缺陷产品(步骤S212)。对应于I/O管脚18的累积缺陷百分率被更新(步骤S214)。在此情况下，对应于被确定为有缺陷的I/O管脚18的累积缺陷百分率被更新增加，此外，对应于其他I/O管脚的累积缺陷百分率18不被更新。
在半导体芯片通过步骤S207或步骤S208的测试的情况下，即，当在AC测试中没有I/O管脚18被确定有缺陷时，控制流程前进到下面的功能测试。
在功能测试开始时，对目前对每个I/O管脚18的功能测试的累积缺陷百分率和预设缺陷百分率进行比较(步骤S209)。在步骤S209，当存在累积缺陷百分率高于预设缺陷百分率的I/O管脚时，对在(N-M)个非选择区域中形成的半导体芯片22B的所有I/O管脚执行功能测试(步骤S210)。当在步骤S210任意I/O管脚18被确定为有缺陷时，该半导体芯片被确定为缺陷产品(步骤S212)。基于该测试结果，每个I/O管脚18的累积缺陷百分率被更新(步骤S214)。在该例子中，对应于被确定为有缺陷的I/O管脚18的累积缺陷百分率增加。此外，被确定为合格的I/O管脚的累积缺陷百分率被更新为减小。
另一方面，在步骤S209，当所有I/O管脚18的累积缺陷百分率低于预设缺陷百分率时，对在(N-M)个非选择区域中形成的半导体芯片22B的部分I/O管脚，即对预定数目的I/O管脚18，执行功能测试(步骤S211)。当在步骤S211经受功能测试的任意I/O管脚18被确定为有缺陷时，该半导体芯片被确定为缺陷产品(步骤S212)。对应于I/O管脚18的累积缺陷百分率被更新(步骤S214)。在此情况下，对应于被确定为有缺陷的I/O管脚18的累积缺陷百分率增加(步骤S214)。对应于其他I/O管脚18的累积缺陷百分率不被更新。
在半导体芯片在步骤S210或步骤S211通过测试的情况下，即，当在功能测试中没有I/O管脚18被确定为有缺陷时，该半导体芯片被确定为合格产品(步骤S213)。基于该测试结果，每个I/O管脚18的累积缺陷百分率被更新(步骤S214)。在此情况下，每个I/O管脚18和每个测试项目的累积缺陷百分率被更新为减小。
从步骤S203至步骤S214的操作被重复，直到对(N-M)个非选择区域中形成的所有半导体芯片22B的所有测试项目(DC测试、AC测试以及功能测试)的测试完成(步骤S215)。应当注意，上述DC测试、AC测试以及功能测试的顺序不局限于此。
根据I/O管脚的种类、测试的种类以及测试设备的标准，确定半导体芯片22B中要被测试的I/O管脚的数目和种类。取决于I/O管脚的种类、测试的种类以及测试设备的标准，存在同时测试多个I/O管脚(例如，10个I/O管脚)的情况和分开地测试每个I/O管脚的情况。因此，基于测试项目，确定在上述步骤S205，S208以及S211(抽样的I/O管脚的测试)中要被测试的I/O管脚18的数目。当可以同时测试多个I/O管脚时，甚至对于多个I/O管脚之一的测试和甚至对多个I/O管脚的一些I/O管脚的测试需要相同的测试时间。因此，所有多个I/O管脚可以被测试。因此，在提高测试精确度的同时，可以获得测试时间的减小。但是，当在其他测试项目中，必须一个一个地分开测试I/O管脚时，优选I/O管脚18之一被抽样和选择。因此，可以执行所有测试项目的测试，并且与测试多个I/O管脚的情况相比较，可以减小测试时间。
而且，与第一实施例一样，可以根据累积缺陷百分率或对于每个测试项目，来确定I/O管脚抽取部分(pilferage)被测试的要被抽样和测试的I/O管脚的数目和种类。
如上所述，在根据本发明的半导体晶片测试设备中，晶片的半导体芯片被分组为其I/O管脚被测试的半导体芯片和其部分I/O管脚被测试的半导体芯片。在此情况下，优选的是对I/O管脚进行抽样并且对该抽样的I/O管脚执行所有测试项目的测试。因此，可以减小测试时间，同时保持测试的可靠性。
本实施例可以提供一种半导体晶片测试设备和半导体晶片测试方法。
如上所述，已经描述了本发明的实施例，但是该结构不局限于上述实施例。在本发明中包含不脱离本发明的精神的改变和改进。
权利要求
1.一种测试半导体晶片的方法，包括从半导体晶片上形成的多个半导体芯片当中，选择预定数目的半导体芯片；对每个所述选择的半导体芯片的I/O管脚执行第一测试；以及对每个非选择半导体芯片的部分所述I/O管脚执行第二测试，其中该非选择半导体芯片作为所述多个半导体芯片中的除了所述选择的半导体芯片以外的半导体芯片。
2.根据权利要求1的方法，其中所述执行第一测试包括对每个所述选择的半导体芯片的所述I/O管脚执行测试项目的所述第一测试，以及所述执行第二测试包括对每个所述非选择半导体芯片的部分所述I/O管脚执行所述测试项目的所述第二测试。
3.根据权利要求1或2的方法，其中所述半导体晶片被分为n个区域，并且在所述n个区域中形成所述多个半导体芯片，其中n是大于1的自然数，所述选择包括从所述n个区域选择m个区域，其中m是小于n的自然数，以及从每个所述选择的m个区域选择半导体芯片作为预定数目的所述半导体芯片。
4.根据权利要求1或2的方法，其中所述半导体晶片被分为n个区域，并且在所述n个区域中形成所述多个半导体芯片，其中n是大于1的自然数，所述选择包括从所述n个区域选择m个区域，其中m是小于n的自然数；以及从所述选择的m个区域选择J个半导体芯片作为所述预定数目的所述半导体芯片，其中J是自然数。
5.根据权利要求3的方法，其中所述J个半导体芯片在所述多个半导体芯片的0.1至0.3的范围内。
6.根据权利要求3的方法，还包括对于所述第一测试的每个所述测试项目计算累积缺陷百分率，其中所述执行第二测试包括当所述累积缺陷百分率不高于预设缺陷百分率时，对每个所述非选择半导体芯片的部分所述I/O管脚执行所述第二测试。
7.一种半导体晶片测试设备，用于测试半导体晶片的区域中形成的半导体芯片，该半导体晶片测试设备包括CPU；用于存储半导体芯片测试程序的存储单元；以及用于接收并保持从每个所述半导体芯片发送的数据信号的通信单元，其中所述CPU从所述存储单元读取并执行所述半导体芯片测试程序，以及基于所述半导体芯片测试程序，所述CPU从所述半导体晶片被分成的区域中形成的多个半导体芯片选择可选设置数目的半导体芯片，对每个所述选择的半导体芯片的I/O管脚执行测试项目的第一测试，通过所述通信单元，获取所述测试项目的数据信号，以存储在所述存储单元中，对从每个非选择半导体芯片的I/O管脚抽样的至少一个I/O管脚执行测试项目中的选择测试项目的第二测试，其中该非选择半导体芯片作为所述多个半导体芯片中的除了所述选择的半导体芯片以外的半导体芯片，以及所述测试项目包含必需测试项目和所述选择测试项目。
8.一种半导体晶片测试设备，用于测试半导体晶片的区域中形成的半导体芯片，该半导体晶片测试设备包括CPU；用于存储半导体芯片测试程序的存储单元；以及用于接收并保持从每个所述半导体芯片发送的数据信号的通信单元，其中所述CPU从所述存储单元读取并执行所述半导体芯片测试程序，以及基于所述半导体芯片测试程序，所述CPU从所述半导体晶片被分成的区域中形成的多个半导体芯片选择可选设置数目的半导体芯片，对每个所述选择的半导体芯片执行测试项目的第一测试，对每个非选择半导体芯片执行测试项目中的必需测试项目的第二测试，其中该非选择半导体芯片作为所述多个半导体芯片中的除了所述选择的半导体芯片以外的半导体芯片，所述测试项目包含所述必需测试项目和选择测试项目，对每个所述选择测试项目的累积缺陷百分率与预设缺陷百分率进行比较，基于该比较结果，确定是否应该对每个所述非选择半导体芯片执行所述选择测试项目的第三测试，当所述选择测试项目的所述累积缺陷百分率高于所述预设缺陷百分率时，对每个所述非选择半导体芯片执行所述测试项目的所述第三测试，当所述选择测试项目的所述累积缺陷百分率不高于所述预设缺陷百分率时，计算每个所述非选择半导体芯片的每个I/O管脚的管脚缺陷百分率，基于所述管脚缺陷百分率，选择每个所述非选择半导体芯片的可省略测试的I/O管脚，对剩余I/O管脚执行所述选择测试项目的所述第三测试，其中该剩余I/O管脚作为每个所述非选择半导体芯片中的除了所述可省略测试的I/O管脚以外的至少一个所述I/O管脚，以及更新每个所述选择测试项目和剩余I/O管脚的所述累积缺陷百分率。
9.根据权利要求7或8的半导体晶片测试设备，其中所述半导体器件的可选设置数目是所述多个半导体芯片的10至30％。
10.根据权利要求7或8的半导体晶片测试设备，其中所述预设缺陷百分率是0.1％。
11.一种半导体晶片测试设备，包括CPU；用于存储半导体芯片测试程序的存储单元；以及用于从每个半导体芯片的每个I/O管脚接收数据信号的通信单元，其中所述CPU从所述存储单元读取并执行所述半导体芯片测试程序，基于所述半导体芯片测试程序，所述CPU从半导体晶片上形成的多个半导体芯片选择半导体芯片，所述通信单元从每个所述选择的半导体芯片中的每个所述I/O管脚和每个非选择半导体芯片中的部分所述IO管脚接收数据信号，其中该非选择半导体芯片作为所述多个半导体芯片中的除了所述选择的半导体芯片以外的半导体芯片，以及基于该数据信号，所述CPU对每个所述选择的半导体芯片中的所述I/O管脚和每个所述非选择半导体芯片中的部分所述I/O管脚执行第一测试。
12.根据权利要求11的半导体晶片测试设备，其中所述CPU对每个所述选择的半导体芯片中的所述I/O管脚和每个所述非选择半导体芯片中的部分所述I/O管脚执行测试项目的所述第一测试。
13.根据权利要求11或12的半导体晶片测试设备，其中所述半导体晶片被分为其上形成有所述多个半导体芯片的N个区域，其中N是大于1的自然数，所述CPU从所述N个区域选择M个区域并且在所述M个区域的每一个中选择J个半导体芯片，其中M是小于N的自然数，以及每个区域中的半导体芯片数目是J。
14.根据权利要求11或12的半导体晶片测试设备，其中所述半导体晶片被分为其上形成有所述多个半导体芯片的N个区域，其中N是大于1的自然数，所述CPU从所述N个区域选择M个区域并在所述M个区域的每一个中选择J个半导体芯片，其中M是小于N的自然数，以及从每个区域选择的半导体芯片数目小于J。
15.根据权利要求13的半导体晶片测试设备，其中值J*M被设为在所述多个半导体芯片数目的10至30％的范围内。
16.根据权利要求11或12的半导体晶片测试设备，还包括用于存储每个测试项目的累积缺陷百分率的存储单元，其中当累积缺陷百分率不高于预设缺陷百分率时，所述CPU对每个所述非选择半导体芯片中的部分所述I/O管脚执行所述测试项目的测试。
17.一种测试半导体晶片的方法，包括从半导体晶片的多个区域中形成的多个半导体芯片选择预定数目的半导体芯片；对每个所述选择的半导体芯片的所有I/O管脚执行测试项目的第一测试；以及基于所述第一测试的结果，对每个非选择半导体芯片中的至少一个I/O管脚执行测试项目的选择测试项目的第二测试，其中该非选择半导体芯片作为所述多个半导体芯片中的除了所述选择的半导体芯片以外的半导体芯片。
18.一种测试半导体晶片的方法，包括从半导体晶片的多个区域中形成的多个半导体芯片选择预定数目的半导体芯片；对每个所述选择的半导体芯片执行测试项目的第一测试；对每个非选择半导体芯片执行测试项目当中的必需测试项目的第二测试，非选择半导体芯片作为所述多个半导体芯片中的除了所述选择的半导体芯片以外的半导体芯片，其中所述测试项目被分组成所述必需测试项目和选择测试项目；对每个选择测试项目的累积缺陷百分率和预设缺陷百分率进行比较，以确定是否应该对每个所述非选择半导体芯片执行所述选择测试项目的第三测试，其中所述选择测试项目作为测试项目中的除了所述必需测试项目以外的测试项目；当所述选择测试项目的所述累积缺陷百分率高于所述预设缺陷百分率时，对每个所述非选择半导体芯片执行每个所述选择测试项目的所述第三测试；当所述选择测试项目的所述累积缺陷百分率不高于所述预设缺陷百分率时，计算每个所述非选择半导体芯片的每个I/O管脚的缺陷百分率；基于该计算的缺陷百分率，确定每个所述非选择半导体芯片的所述I/O管脚的可省略测试的管脚；以及对每个所述非选择半导体芯片中除了可省略测试的I/O管脚以外的所述I/O管脚中的I/O管脚，执行所述选择测试项目的所述第三测试。
19.根据权利要求17或18的方法，其中半导体芯片的预定数目在所述多个半导体芯片的10至30％的范围内。
20.根据权利要求18或19的方法，其中所述预设缺陷百分率是0.1％。
全文摘要
在测试半导体晶片的方法中，从半导体晶片上形成的多个半导体芯片当中选择预定数目的半导体芯片，并且对每个选择的半导体芯片的I/O管脚执行第一测试。然后，对每个非选择半导体芯片的部分I/O管脚执行第二测试，其中非选择半导体芯片作为除了选择的半导体芯片以外的多个半导体芯片中的芯片。
文档编号G01R31/26GK101013677SQ20071000779
公开日2007年8月8日 申请日期2007年2月2日 优先权日2006年2月2日
发明者棚町隆弘 申请人:恩益禧电子股份有限公司