用于射频识别的基准电压电路的制作方法
【专利摘要】本发明公开了一种用于射频识别的基准电压电路，包括：一启动电路，用于完成所述基准电压电路的启动；一正温度系数基准电路，与所述启动电路相连接，用于产生第一偏置电流，并随温度的升高而升高；一负温度系数基准电路，与所述正温度系数基准电路相连接，用于产生第二偏置电流，并随温度的升高而降低，对所述正温度系数基准电路进行补偿；一偏置电压电路，分别与所述正温度系数基准电路和负温度系数基准电路相连接，将所述第一偏置电流和第二偏置电流按一定比例设置，并最终产生基准电压。本发明能够补偿正温度系数基准电路，使得产生的基准电压值更加稳定。
【专利说明】用于射频识别的基准电压电路
【技术领域】
[0001]本发明涉及模拟集成电路中的基准电压电路领域，特别是涉及一种用于射频识别的基准电压电路。
【背景技术】
[0002]在射频识别中，由于射频识别卡片大都是无源的，所以控制卡片电路的功耗就相当关键和重要。在射频识别中，读卡机发出来的是模拟的正弦波信号，射频识别卡片需要耦合读卡机发出来的波形，并从这个波形中获得稳定的电源电压，供其他电路模块正常工作。而获得稳定的电源电压，就必须先提供稳定的基准参考电压，所以基准电压电路的设计就相当重要和关键。
[0003]在传统的基准电压电路中，有的是采用带隙基准电路产生基准电压，但是这种结构需要采用寄生PNP管，还需要运放，结构比较复杂而且功耗很大，不适用于低功耗的RFID(射频识别)产品。有的如图1所示，由启动电路，正温度系数基准电路和偏置电压电路组成。
[0004]启动电路是在电源上电时提供一路较小的电流，让偏置电压电路能够正常的工作起来；其包括:电容Cl、第一 NMOS管Ml和第二 NMOS管M2。当电源上电时，由于电容Cl两端电压不能突变，第二 NMOS管M2就导通，就会一路小电流流过第二 PMOS管M4和第二 NMOS管M2，然后第一 PMOS管M3镜像第二 PMOS管M4的电流，这样正温度系数基准电路就正常工作了。此时第一 NMOS管Ml的栅极电压较高，第一 NMOS管Ml导通，就将第二 NMOS管M2的栅极电压拉到低电平，启动电路顺利关闭，从而完成了整个启动过程。
[0005]正温度系数电路就是产生基准电流的电路，其包括:第一 PMOS管M3、第二 PMOS管M4、第三NMOS管M5、第四NMOS管M6和电阻Rl ;通过两路互相镜像，产生比较稳定的电流。第三NMOS管M5和第四NMOS管M6都工作在亚阈值区，其电流大小由第三NMOS管M5，第四NMOS管M6和电阻Rl共同决定，要求流过第三NMOS管M5的电流等于流过第四NMOS管M6的电流，而第三NMOS管M5的栅源电压就等于第四NMOS管M6的栅源电压加电阻Rl上的压降。最后可按如下公式计算得到的基准电流:
[0006]
【权利要求】
1.一种用于射频识别的基准电压电路，包括: 一启动电路，用于完成所述基准电压电路的启动； 一正温度系数基准电路，与所述启动电路相连接，用于产生第一偏置电流，并随温度的升高而升高；其特征在于，还包括: 一负温度系数基准电路，与所述正温度系数基准电路相连接，用于产生第二偏置电流，并随温度的升高而降低，对所述正温度系数基准电路进行补偿； 一偏置电压电路，分别与所述正温度系数基准电路和负温度系数基准电路相连接，将所述第一偏置电流和第二偏置电流按一定比例设置，并最终产生基准电压。
2.如权利要求1所述的基准电压电路，其特征在于:所述启动电路由一电容(Cl)、第一NMOS管(Ml)和第二 NMOS管(M2)构成；电容(Cl)的一端与电源电压(VDD)连接，另一端与所述第一 NMOS管(Ml)的漏极和第二 NMOS管(M2)的栅极相连接；第一 NMOS管(Ml)和第二NMOS管(M2)的源极接地。
3.如权利要求1或2所述的基准电压电路，其特征在于:所述正温度系数基准电路由第一 PMOS管(M3 )、第二 PMOS管(M4 )、第三NMOS管(M5 )、第四NMOS管(M6 )和第一电阻(RI)构成；第一 PMOS管(M3)和第二 PMOS管(M4)的源极与电源电压(VDD)相连接；第一 PMOS管(M3)的漏极与第三NMOS管(M5)的漏极、第三NMOS管(M5)的栅极、第四NMOS管(M6)的栅极和所述启动电路中的第一 NMOS管(Ml)的栅极相连接；第一 PMOS管(M3)的栅极与第二PMOS管(M4)的栅极、第二 PMOS管(M4)的漏极、第四NMOS管(M6)的漏极和所述启动电路中的第二 NMOS管(M2)漏极相连接；第三NMOS管(M5)的源极接地；第四NMOS管(M6)的源极与第一电阻(Rl)的一端 相连接，第一电阻(Rl)的另一端接地。
4.如权利要求3所述的基准电压电路，其特征在于:所述负温度系数基准电路由第四PMOS管(M14)，第五NMOS管(M8)，第五PMOS管(M9)，第六PMOS管(M10)，第六NMOS管(M11)，第二电阻(R4)构成；第四PMOS管(M14)的源极，第五PMOS管(M9)的源极，第六PMOS管(MlO)的源极与电源电压相连接；第四PMOS管(M14)的栅极与所述正温度系数基准电路中的第二 PMOS管(M4)的栅极相连接；第四PMOS管(M14)的漏极与第五NMOS管(M8)的漏极，第六NMOS管(MlI)的栅极相连接；第五NMOS管(M8)的栅极与第二电阻(R4)的一端，第六PMOS管(MlO)的漏极相连接；第五PMOS管(M9)的栅极与第六PMOS管(MlO)的栅极，第五PMOS管(M9)的漏极，第六NMOS管(MlI)的漏极相连接；第五NMOS管(M8)的源极，第六NMOS管(Mll)的源极和第二电阻(R4)的另一端分别接地。
5.如权利要求1所述的基准电压电路，其特征在于:所述负温度系数基准电路由第四PMOS管(M14)，第五NMOS管(M8)，第五PMOS管(M9)，第六PMOS管(M10)，第六NMOS管(M11)，第二电阻(R4)构成；第四PMOS管(M14)的源极，第五PMOS管(M9)的源极，第六PMOS管(MlO)的源极与电源电压相连接；第四PMOS管(M14)的栅极与所述正温度系数基准电路中的第二 PMOS管(M4)的栅极相连接；第四PMOS管(M14)的漏极与第五NMOS管(M8)的漏极，第六NMOS管(MlI)的栅极相连接；第五NMOS管(M8)的栅极与第二电阻(R4)的一端，第六PMOS管(MlO)的漏极相连接；第五PMOS管(M9)的栅极与第六PMOS管(MlO)的栅极，第五PMOS管(M9)的漏极，第六NMOS管(MlI)的漏极相连接；第五NMOS管(M8)的源极，第六NMOS管(Mll)的源极和第二电阻(R4)的另一端分别接地。
6.如权利要求1或4所述的基准电压电路，其特征在于:所述偏置电压电路由第七.PMOS管(M12)，第八PMOS管(M13)，第三电阻(R3)构成；第七PMOS管(M12)的源极和第八PMOS管(M13)的源极与电源电压(VDD)相连接；第七PMOS管(M12)的栅极与所述负温度系数基准电路中的第五PMOS管(M9)的栅极相连接；第八PMOS管(M13)的栅极与所述正温度系数基准电路中的第二 PMOS管(M4)的栅极相连接；第七PMOS管(M12)的漏极与第八PMOS管(M13)的漏极和第三电阻(R3)的一端相连接，其节点作为基准电压VREF的输出端；第三电阻(R3)的另一端接地。
【文档编号】G05F1/567GK103699167SQ201210367042
【公开日】2014年4月2日 申请日期:2012年9月28日 优先权日:2012年9月28日
【发明者】马和良 申请人:上海华虹集成电路有限责任公司