工作在亚阈区高精度低功耗低电压带隙基准源的制作方法

本发明属于模拟集成电路设计领域，具体涉及一种工作在亚阈区高精度低功耗低电压带隙基准源。

背景技术：

带隙基准电压源模块广泛的应用各种模拟集成电路中，该模块专注于建立一个与电源、工艺和温度变化无关的直流电压。基准电压源模块的性能直接影响着整个电路系统的精度。随着目前芯片集成度越来越高，电源电压越来越低，带隙基准精度要求越来越高，传统结构的带隙基准面临极大的挑战，通常需要采用高阶温度补偿技术。

传统的工作于低电源电压状态下的结构如图8所示，是通过运放使得两侧的电位相等，从而通过两侧电阻r1和r2上的压降相同，此时pnp型三极管上的电阻r3会产生一个压降，之后通过电流镜最终在输出电阻r4上产生的压降就是基准电压。但是由于低电压状态下运放不仅难以设计而且会产生较大的功耗从而影响性能。

亚阈区工作的mos管可能能够解决传统结构所遇到的问题，但是由于亚阈区难以稳定，引入新的与温度相关的工艺参数等问题，工作于亚阈值区的带隙基准电路也难以设计，但是能够看出工作于亚阈值区的带隙基准源会是未来发展的一个趋势。

有鉴于上述的缺陷，本设计人积极加以研究创新，以期创设一种工作在亚阈区高精度低功耗低电压带隙基准源，使其更具有产业上的利用价值。

技术实现要素：

为解决上述技术问题，本发明的目的是提供一种创新的温度补偿思路，从而实现输出一个零温度系数的基准的工作在亚阈区高精度低功耗低电压带隙基准源。

为达到上述发明目的，本发明工作在亚阈区高精度低功耗低电压带隙基准源，包括：电流镜电路，产生正温度系数电压的ptat产生电路，产生负温度系数电压的ctat产生电路，线性补偿电路输出补偿值，将补偿值、正温度系数电压与负温度系数电压做和，产生基准电压vref；

其中，所述电流镜电路包括pmos管m9、pmos管m8、pmos管m13、pmos管m14以及n个pmos管，即pmos管m101、pmos管m102……pmos管m10n；pmos管m9、pmos管m8pmos管m13、pmos管m14以及n个pmos管的源极连接vdd；pmos管m8的漏极连接pmos管m8的栅极；pmos管m14的漏极连接pmos管m14的栅极；

pmos管m9、pmos管m8、pmos管m101、pmos管m102……pmos管m10n的栅极与第一级自偏置堆叠结构的上层nmos管m3的漏极相连；pmos管m13、pmos管m14的栅极与nmos管m15的漏极相连；pmos管m9与pnp型三极管q0的发射极相连；pmos管m101的漏极与第二级自偏置堆叠结构的上层nmos管m111的漏极相连；pmos管m102的漏极与第三级自偏置堆叠结构的上层nmos管m112的漏极相连；……pmos管m10m的漏极与第n级自偏置堆叠结构的上层nmos管m11m的漏极相连；pmos管m10n的漏极与最后一级自偏置堆叠结构的下层nmos管m12m的漏极相连；pmos管m13的漏极与pnp型三极管q1的发射极相连；pmos管m14的漏极与nmos管m15的漏极相连；

ptat产生电路包括m级自偏置堆叠结构，各级自偏置堆叠结构包括上层nmos管和下层nmos管，各级自偏置堆叠结构的上层nmos管的源极与下层nmos管的漏极相连；一级自偏置堆叠结构的下层nmos管的源极和前一级自偏置堆叠结构的下层nmos管的漏极连接；第m级自偏置堆叠结构的上层nmos管m11m的栅极与漏极、下层nmos管m12m的栅极一起连接到pmos管m10n的漏极；第二级自偏置堆叠结构的上层nmos管m111的漏极与栅极、下层nmos管m121的栅极都连接pmos管m101的漏极；……第m级自偏置堆叠结构的上层nmos管m11m的漏极与栅极、下层nmos管m12m的栅极都连接pmos管m10m的漏极；第一级自偏置堆叠结构的上层nmos管m3和下层nmos管m2的栅极一起连接到pnp型三极管q0的发射极；第一级自偏置堆叠结构的上层nmos管m3的漏极连接pmos管m101的漏极；第一级自偏置堆叠结构的下层nmos管m2的源极连接nmos管m1的漏极；m＝n-1；

ctat电压电路包括nmos管m3、nmos管m2、nmos管m1、pnp型三极管q0；pnp型三极管q0的集电极、基极连接地；pnp型三极管q0的发射极连接pmos管m9的漏极；nmos管m3和nmos管m2的栅极一起连接到pnp型三极管q0的发射极；nmos管m3的漏极连接pmos管m8的漏极；nmos管m3的源极连接nmos管m2的漏极；nmos管m1的栅极和漏极连接nmos管m2的源极；nmos管m1的源极接地；

线性补偿电路包括nmos管m15、nmos管m16、nmos管m17、pnp型三极管q1；pnp型三极管q1的发射极连接pmos管m13的漏极、pnp型三极管q1的基极和集电极接地；nmos管m15和nmos管m16的栅极连接pnp型三极管q1的发射极；nmos管m15的漏极连接pmos管m14的漏极，nmos管m15的源极连接nmos管m16的漏极；nmos管m16的源极连接nmos管m17的漏极；nmos管m17的栅极和漏极与nmos管m16的源极连接，nmos管m17的源极接地。

于一具体实施例中，电流镜电路包括pmos管m9、pmos管m8、pmos管m101、pmos管m102、pmos管m102、pmos管m13、pmos管m14；pmos管m9、pmos管m8、pmos管m101、pmos管m102、pmos管m103、pmos管m13、pmos管m14的源极连接vdd；pmos管m9、pmos管m8、pmos管m101、pmos管m102、pmos管m103的栅极与nmos管m3的漏极相连；pmos管m13和pmos管m14的栅极与nmos管m15的漏极相连；pmos管m9漏极与pnp型三极管q0的发射极相连；pmos管m8的漏极与nmos管m3的漏极相连；pmos管m101的漏极与nmos管m111的漏极相连；pmos管m102的漏极与nmos管m112的漏极相连；pmos管m102的漏极与nmos管m112的漏极相连；pmos管m103的漏极与nmos管m122的漏极相连；pmos管m13的漏极与pnp型三极管q1的发射极相连；pmos管m14的漏极与nmos管m15的漏极相连；

ptat电压电路包括nmos管m111、nmos管m112、nmos管m121、nmos管m122、nmos管m3、nmos管m2；nmos管m111的漏极与栅极、nmos管m121的栅极一起连接到pmos管m101的漏极；nmos管m112的漏极与栅极、nmos管m122的栅极一起连接到pmos管m102的漏极；nmos管m112的漏极与栅极、nmos管m122的栅极一起连接到pmos管m10m的漏极；nmos管m111的源极与nmos管m121的漏极相连；nmos管m112的源极与nmos管m122的漏极相连；nmos管m112的源极与nmos管m122的漏极相连；nmos管m122的源极连接到nmos管m121的漏极；nmos管m122的源极连接到nmos管m121的漏极；nmos管m121的源极连接nmos管m2的漏极；nmos管m3和nmos管m2的栅极一起连接到pnp型三极管q0的发射极；nmos管m3的漏极连接pmos管m8的漏极，nmos管m3的源极连接m2的漏极；nmos管m2的源极连接nmos管m1的漏极；

ctat电压电路包括nmos管m3、nmos管m2、nmos管m1、pnp型三极管q0；pnp型三极管q0的集电极、基极连接地；pnp型三极管q0的发射极连接pmos管m9的漏极；nmos管m3和nmos管m2的栅极一起连接到pnp型三极管q0的发射极；nmos管m3的漏极连接pmos管m8的漏极；nmos管m3的源极连接nmos管m2的漏极；nmos管m1的栅极和漏极连接nmos管m2的源极；nmos管m1的源极接地；

线性补偿电路包括nmos管m15、nmos管m16、nmos管m17、pnp型三极管q1；pnp型三极管q1的发射极连接pmos管m13的漏极、pnp型三极管q1的基极和集电极接地；nmos管m15和nmos管m16的栅极连接pnp型三极管q1的发射极；nmos管m15的漏极连接pmos管m14的漏极，nmos管m15的源极连接nmos管m16的漏极；nmos管m16的源极连接nmos管m17的漏极；nmos管m17的栅极和漏极与nmos管m16的源极连接，nmos管m17的源极接地。

优选地，ptat电压电路包括m级自偏置堆叠结构，m≥2，且m为正整数；n≥3，且n为正整数。

借由上述方案，本发明工作在亚阈区高精度低功耗低电压带隙基准源至少具有以下优点：

本发明结构合理，功耗低，电路所占芯片面积极小，实现了在低电源电压情况下，稳定输出宽温度范围、高精度电压。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。

附图说明

图1是本发明采用n级ptat模块的电路图；

图2是本发明上带隙基准源的线性度补偿原理图；

图3是本发明上ptat模块中的自偏置堆叠(self-cascode)结构；

图4是本发明采用三级ptat模块的电路图；

图5是本发明采用6级ptat模块的电路图；

图6是本发明的电压精度仿真图；

图7是本发明的带隙基准电压和输入电压关系图；

图8是传统低电压带隙基准电路图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

参见图1至3所示，本发明所述的工作在亚阈区高精度低功耗低电压带隙基准源，包括：电流镜电路，产生正温度系数电压的ptat产生电路，产生负温度系数电压的ctat产生电路，线性补偿电路输出补偿值，将补偿值、正温度系数电压与负温度系数电压做和，产生基准电压vref；

其中，所述电流镜电路包括pmos管m9、pmos管m8、pmos管m13、pmos管m14以及n个pmos管，即pmos管m101、pmos管m102……pmos管m10n；pmos管m9、pmos管m8pmos管m13、pmos管m14以及n个pmos管的源极连接vdd；pmos管m8的漏极连接pmos管m8的栅极；pmos管m14的漏极连接pmos管m14的栅极；

pmos管m9、pmos管m8、pmos管m101、pmos管m102……pmos管m10n的栅极与第一级自偏置堆叠结构的上层nmos管m3的漏极相连；pmos管m13、pmos管m14的栅极与nmos管m15的漏极相连；pmos管m9与pnp型三极管q0的发射极相连；pmos管m101的漏极与第二级自偏置堆叠结构的上层nmos管m111的漏极相连；pmos管m102的漏极与第三级自偏置堆叠结构的上层nmos管m112的漏极相连；……pmos管m10m的漏极与第n级自偏置堆叠结构的上层nmos管m11m的漏极相连；pmos管m10n的漏极与最后一级自偏置堆叠结构的下层nmos管m12m的漏极相连；pmos管m13的漏极与pnp型三极管q1的发射极相连；pmos管m14的漏极与nmos管m15的漏极相连；

ptat产生电路包括m级自偏置堆叠结构，各级自偏置堆叠结构包括上层nmos管和下层nmos管，各级自偏置堆叠结构的上层nmos管的源极与下层nmos管的漏极相连；一级自偏置堆叠结构的下层nmos管的源极和前一级自偏置堆叠结构的下层nmos管的漏极连接；第m级自偏置堆叠结构的上层nmos管m11m的栅极与漏极、下层nmos管m12m的栅极一起连接到pmos管m10n的漏极；第二级自偏置堆叠结构的上层nmos管m111的漏极与栅极、下层nmos管m121的栅极都连接pmos管m101的漏极；……第m级自偏置堆叠结构的上层nmos管m11m的漏极与栅极、下层nmos管m12m的栅极都连接pmos管m10m的漏极；第一级自偏置堆叠结构的上层nmos管m3和下层nmos管m2的栅极一起连接到pnp型三极管q0的发射极；第一级自偏置堆叠结构的上层nmos管m3的漏极连接pmos管m101的漏极；第一级自偏置堆叠结构的下层nmos管m2的源极连接nmos管m1的漏极；m＝n-1；

ctat电压电路包括nmos管m3、nmos管m2、nmos管m1、pnp型三极管q0；pnp型三极管q0的集电极、基极连接地；pnp型三极管q0的发射极连接pmos管m9的漏极；nmos管m3和nmos管m2的栅极一起连接到pnp型三极管q0的发射极；nmos管m3的漏极连接pmos管m8的漏极；nmos管m3的源极连接nmos管m2的漏极；nmos管m1的栅极和漏极连接nmos管m2的源极；nmos管m1的源极接地；

线性补偿电路包括nmos管m15、nmos管m16、nmos管m17、pnp型三极管q1；pnp型三极管q1的发射极连接pmos管m13的漏极、pnp型三极管q1的基极和集电极接地；nmos管m15和nmos管m16的栅极连接pnp型三极管q1的发射极；nmos管m15的漏极连接pmos管m14的漏极，nmos管m15的源极连接nmos管m16的漏极；nmos管m16的源极连接nmos管m17的漏极；nmos管m17的栅极和漏极与nmos管m16的源极连接，nmos管m17的源极接地。

ptat电压电路包括m级自偏置堆叠结构，m≥2，且m为正整数；n≥3，且n为正整数。

本发明中，nmos管m3、nmos管m2、既属于ptat又属于ctat，这两个晶体管既是构成ptat的重要部分，又是构成ctat的重要部分，是复用电路结构。

本发明一较佳实施例所述的工作在亚阈区高精度低功耗低电压带隙基准源，以三级ptat模块的电路图为例，参见图4所示：

电流镜电路包括pmos管m9、pmos管m8、pmos管m101、pmos管m102、pmos管m103、pmos管m13、pmos管m14；pmos管m9、pmos管m8、pmos管m101、pmos管m102、pmos管m103、pmos管m13、pmos管m14的源极连接vdd；pmos管m9、pmos管m8、pmos管m101、pmos管m102、pmos管m103、pmos管m13的栅极与nmos管m3的漏极相连；pmos管m13和pmos管m14的栅极与nmos管m15的漏极相连；pmos管m9漏极与三极管pnp型三极管q0的发射极相连；pmos管m8的漏极与nmos管m3的漏极相连；pmos管m101的漏极与nmos管m111的漏极相连；pmos管m102的漏极与nmos管m112的漏极相连；pmos管m103的漏极与nmos管m122的漏极相连；pmos管m13的漏极与三极管pnp型三极管q1的发射极相连；pmos管m14的漏极与nmos管m15的漏极相连；

ptat电压电路包括nmos管m112、nmos管m122、nmos管m111、nmos管m121、nmos管m3、nmos管m2；nmos管m112的栅极与nmos管m122的栅极一起连接到pmos管m1102的漏极，nmos管m112的源极与nmos管m122的漏极相连，nmos管m122的源极连接到nmos管m121的漏极；nmos管m111的漏极与栅极、nmos管m121的栅极都一起连接到pmos管m101的漏极；nmos管m111的源极连接nmos管m121的漏极；nmos管m121的源极连接nmos管m2的漏极；nmos管m3和nmos管m2的栅极一起连接到三极管pnp型三极管q0的发射极；nmos管m3的漏极连接pmos管m8的漏极，nmos管m3的源极连接m2的漏极；nmos管m2的源极连接nmos管m1的漏极；

ctat电压电路包括nmos管m3、nmos管m2、nmos管m1、三极管pnp型三极管q0；三极管pnp型三极管q0的集电极、基极连接地；三极管pnp型三极管q0的发射极连接pmos管m9的漏极；nmos管m3和nmos管m2的栅极一起连接到pnp型三极管q0的发射极；nmos管m3的漏极连接pmos管m8的漏极；nmos管m3的源极连接nmos管m2的漏极；nmos管m1的栅极和漏极连接nmos管m2的源极；nmos管m1的源极接地；

线性补偿电路包括nmos管m15、nmos管m16、nmos管m17、三极管pnp型三极管q1；三极管pnp型三极管q1的发射极连接pmos管m13的漏极、三极管pnp型三极管q1的基极和集电极接地；nmos管m15和nmos管m16的栅极连接三极管pnp型三极管q1的发射极；nmos管m15的漏极连接pmos管m14的漏极，nmos管m15的源极连接nmos管m16的漏极；nmos管m16的源极连接nmos管m17的漏极；nmos管m17的栅极和漏极与nmos管m16的源极连接，nmos管m17的源极接地。

通常工作于弱反型状态下的mos管漏端电流公式可以表示为：

ptat电压模块有nmos管m112、nmos管m122、nmos管m111、nmos管m121、nmos管m3、nmos管m2。其主要由self-cascode结构组成，如图3所示。图4中的nmos管m112和nmos管m122就是其中一级self-cascode。结构中的nmos都处于亚阈区，上层的nmos管m112的vds大于3倍的热电压，所以漏端电流公式中的后半部分可以近似略去，下层的nmos管m122的vds小于3倍的热电压，所以漏端电流公式中的后半部分不能略去，从而可以得到下层mos管m122的源漏电压：

上式中a为一个大于1的常数，显然该源漏电压与温度正相关。当经过多次叠加后可以相应的增加ptat电压模块的正比例系数值。

ctat电压模块由pmos管m9、pmos管m8、nmos管m3、nmos管m2、nmos管m1、pnp型三极管q0构成，其中pmos管m8和pmos管m9构成一个电流镜，nmos管m3、nmos管m2、nmos管m1都处于亚阈区，pnp型三极管短接等效为二极管使用，在该结构中nmos管m3的宽长比远大于nmos管m2、nmos管m1的宽长比。nmos管m1的宽长比与nmos管m2的宽长比相同。显然，在该结构中由于电流镜的影响，两路的电流遵从pmos管m9和pmos管m8的宽长比之间的比例关系。通常二极管的电压公式可以表示为：

从而也就可以整理出nmos管m1的源漏电压：

其中b为一个常数，而c为一个与pmos管m9和pmos管m8的宽长比的比例相关的数，但是c中存在着与温度相关的工艺参数，虽然在ln函数中变化很小，但是当精度要求很高后会对精度产生影响。

线性度补偿模块由pmos管m13、pmos管m14、nmos管m15、nmos管m16、nmos管m17、pnp型三极管q1组成。其中pmos管m13和pmos管m14构成一个电流镜，nmos管m15、nmos管m16、nmos管m17都处于亚阈区，pnp型三极管短接等效为二极管使用，在该结构中nmos管m15的宽长比远大于nmos管m16、nmos管m17的宽长比。nmos管m16的宽长比与nmos管m17的宽长比相同。显然该结构最终产生的m17的源漏电压公式与ctat电压模块相同，但是此时当调整电流镜宽长比之间的比例关系使得线性度补偿模块的比例大于ctat产生模块的比例，使得nmos管m17和nmos管m1做差，则就可以将ln函数中的与温度相关的工艺参数相抵消，此时ln函数中的值由于之前电流镜的比例关系小于1，从而成功构造了一个线性度极佳的ctat电压。

在上述实施例的基础上进行变形，可以通过将ptat的相连级数增加以获得更高输出参考电压与更大的温度范围。参见图5所示，ptat模块为6级结构。另外，ptat模块还可以为4、5、7、8等，任一等级结构,具体电路结构本技术领域人员能够合理推理得到，在此不再赘述。

图6是本发明6级结构的电压精度仿真图，从图中可以看出，本发明具有很宽的温度范围(-100℃到150℃)以及很高的精度(约10ppm)；图7是本发明的带隙基准电压和输入电压关系图，可以从图中看出，当输入电压大于1v时，输出带隙基准电压保持稳定不变。

以上所述仅是本发明的优选实施方式，并不用于限制本发明，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应视为本发明的保护范围。