专利名称：选择时钟的方法和电路板的制作方法
技术领域：
本发明涉及计算机技术领域，特别涉及一种选择时钟的方法和电路板。
背景技术：
随着计算机技术的发展,对计算机的计算能力的要求也越来越高,通过多个CPU(Central Processing Unit,中央处理器)系统的级联实现计算机计算能力的提高，已经成为提高计算机计算能力的主流方法。目前，主要是将2个CPU系统级联为I个新CPU系统，在将2个CPU系统级联时，可以是将I个单CPU系统(该系统中只包括I个CPU)与I个单CPU系统级联、将I个单CPU系统与I个多CPU系统(该系统中包括多个CPU)级联、将I个多CPU系统与I个多CPU系统级联。不管是单CPU系统还是多CPU系统，每个CPU系统中都有I个时钟，在将2个CPU系统级联为I个新CPU系统时，为了保证新CPU系统的同步，需要在2个时钟中选择I个时钟作为新CPU系统的时钟，为新CPU系统提供时钟信号。 目前，在为2个CPU系统级联的新CPU系统选择时钟时，采用下面的方法在每个CPU系统中设置I个MUX (Mu 11 ip I exer，多路选择器)功能缓冲器(BUFFER )和CPLD( Comp I exProgrammable Logic Device,复杂可编程逻辑器件)控制器,将MUX功能缓冲器的一个输入连接到其所在的CPU系统中的时钟上，将MUX功能缓冲器的另一个输入连接到另一个CPU系统中的时钟上，在新CPU系统启动时，通过CPLD控制器判断组成新CPU系统的2个CPU系统中哪个CPU系统先启动，哪个CPU系统先启动，则CPLD控制器控制MUX功能缓冲器选择使用哪个系统的时钟作为新CPU系统的时钟，为新CPU系统提供时钟信号。然而，在实现本发明的过程中，发明人发现现有技术至少存在以下问题两个MUX功能缓冲器之间会存在差异性，会弓丨入不同的附加抖动和干扰，而CPU对于时钟质量要求非常高，附加抖动可能会导致CPU工作不稳定。需要使用MUX功能缓冲器和CPLD控制器，增加了系统成本。MUX功能缓冲器只能实现二选一，不能实现多个CPU系统级联为一个新CPU系统。
发明内容
为了解决现有技术的问题，本发明实施例提供了一种选择时钟的方法和电路板。所述技术方案如下一种选择时钟的方法，将N个CPU系统级联为I个新CPU系统时，其中，N为大于等于2的自然数，所述方法包括从所述N个CPU系统中选出I个CPU系统，选出的CPU系统用于为所述新CPU系统提供时钟；将选出的CPU系统的时钟，分别连接到所述N个CPU系统中每个CPU系统的CPU上。一种选择时钟的电路板，所述电路板包括第一槽位和N个第二槽位，其中，N为大于等于2的自然数；
所述第一槽位，用于接入从N个CPU系统中选出的CPU系统的时钟，并将接入的时钟，分别连接到与所述N个CPU系统中每个CPU系统分别对应的第二槽位中，其中，选出的CPU系统用于为由所述N个CPU系统级联为的新CPU系统提供时钟；所述N个第二槽位，用于分别连接到与所述N个第二槽位中每个第二槽位分别对应的每个CPU系统的CPU上。本发明实施例提供的技术方案的有益效果是通过将从N个CPU系统中选出的CPU系统的时钟，分别连接到N个CPU系统中每个CPU系统的CPU上，即可实现为新CPU系统中每个CPU系统的CPU提供统一的时钟，不需要设置MUX功能缓冲器，消除了 MUX功能缓冲器带来的附加抖动和干扰，优化了时钟质量，使得CPU工作稳定；去除了使用MUX功能缓冲器和CPLD控制器带来的成本，可以降低成本；
可以为多个CPU系统级联为的新CPU系统选择时钟，解决了 MUX功能缓冲器只能二选一的限制，提高了系统扩展性能。
图I是本发明实施例I提供的一种选择时钟的方法流程图；图2是本发明实施例2提供的一种选择时钟的示例图；图3是本发明实施例2提供的一种选择时钟的方法流程图；图4是本发明实施例3提供的一种选择时钟的示例图；图5是本发明实施例3提供的一种选择时钟的方法流程图；图6是本发明实施例4提供的一种选择时钟的电路板结构示意图；图7是本发明实施例4提供的另一种选择时钟的电路板结构示意图。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。实施例I参见图1，本发明实施例提供了一种选择时钟的方法，将N个CPU系统级联为I个新CPU系统时，其中，N为大于等于2的自然数，该方法包括101 :从N个CPU系统中选出I个CPU系统，选出的CPU系统用于为新CPU系统提供时钟。102 :将选出的CPU系统的时钟，分别连接到N个CPU系统中每个CPU系统的CPU上。进一步地，将选出的CPU系统的时钟，分别连接到N个CPU系统中每个CPU系统的CPU上为将选出的CPU系统的时钟，通过电路板分别连接到N个CPU系统中每个CPU系统的CPU上。进一步地，将选出的CPU系统的时钟，通过电路板分别连接到N个CPU系统中每个CPU系统的CPU上，包括将N个CPU系统中每个CPU系统的时钟，分别接入电路板上与每个CPU系统对应的接入槽位中；将选出的CPU系统的时钟对应的接入槽位，分别连接到电路板上与每个CPU系统对应的输出槽位中；将与每个CPU系统对应的输出槽位，分别连接到每个CPU系统的CPU上。进一步地，电路板为背板或扣板。进一步地，从N个CPU系统中选出I个CPU系统，包括从N个CPU系统中随机选出I个CPU系统；或根据CPU系统的CPU性能指标，从N个CPU系统中选出I个CPU性能指标满足预设的性能指标条件的CPU系统。
本发明实施例所述的选择时钟的方法，通过将从N个CPU系统中选出的CPU系统的时钟，分别连接到N个CPU系统中每个CPU系统的CPU上，即可实现为新CPU系统中每个CPU系统的CPU提供统一的时钟，不需要设置MUX功能缓冲器，消除了 MUX功能缓冲器带来的附加抖动和干扰，优化了时钟质量，使得CPU工作稳定；去除了使用MUX功能缓冲器和CPLD控制器带来的成本，可以降低成本；可以为多个CPU系统级联为的新CPU系统选择时钟，解决了 MUX功能缓冲器只能二选一的限制，提高了系统扩展性能。本发明实施例所述的选择时钟的方法，可以应用于将N个CPU系统组成I个新CPU系统时，其中N为大于等于2的自然数，为了便于说明，下面以将该方法应用于为2个CPU系统级联为的新CPU系统选择时钟时为例进行说明。实施例2本发明实施例提供了一种选择时钟的方法，设置在单板(Board)A上的第一 CPU系统和设置在单板B上的第二 CPU系统是2个独立的CPU系统，分别有各自的时钟。当第一CPU系统和第二 CPU系统级联为I个新CPU系统时，参见图2和图3，该方法包括201 :从第一 CPU系统和第二 CPU系统中随机选出第一 CPU系统，第一 CPU系统用于为第一 CPU系统和第二 CPU系统级联为的新CPU系统提供时钟。具体地，实际应用中如果第一 CPU系统和第二 CPU系统是相同的系统，则可以从2个系统中随机选择I个系统。如果第一 CPU系统和第二 CPU系统是不相同的系统，则可以根据CPU系统的CPU性能指标进行选择。202 :将设置在单板A上的第一 CPU系统的时钟连接到背板X的Al槽位上，将设置在单板B上的第二 CPU系统的时钟连接到背板X的BI槽位上。具体地，在将设置在单板A上的第一 CPU系统的时钟连接到背板X的Al槽位上时，是通过连接单板A和背板X的连接器实现的，从连接器的PIN (引脚)中选择几个PIN用于传输时钟信号即实现了将第一 CPU系统的时钟连接到背板X的Al槽位上。将设置在单板B上的第二 CPU系统的时钟连接到背板X的BI槽位上与上述方法类似，不再一一赘述。需要说明的是，背板X上设置有多个槽位，并且各个槽位的功能一样，并没有区分为Al槽位、BI槽位等，为了便于说明，本发明实施例中将第一 CPU系统的时钟连接到背板X时对应的槽位称为Al槽位，将第二 CPU系统的时钟连接到背板X时对应的槽位称为BI槽位。文中其他涉及槽位的地方与此处类似，不再一一赘述。203 :将背板X的Al槽位分别连接到背板X的A2槽位和B2槽位；将A2槽位连接到第一 CPU系统的CPU，从而向第一 CPU系统的CPU提供时钟；将B2槽位连接到第二 CPU系统的CPU，从而向第二 CPU系统的CPU提供时钟。由于本发明实施例中选择第一 CPU系统为第一 CPU系统和第二 CPU系统级联为的新CPU系统提供时钟，不需要使用第二 CPU系统的时钟，所以对连接到BI槽位的时钟不作处理。并且，也可以选择第二 CPU系统为第一 CPU系统和第二 CPU系统级联为的新CPU系统提供时钟，当选择第二 CPU系统为第一 CPU系统和第二 CPU系统级联为的新CPU系统提供时钟，对连接到BI槽位的时钟按照上述对Al槽位的时钟的处理方法进行类似的处理，对连接到Al槽位的时钟不作处理，具体实现过程与上述类似，不再赘述。需要说明的是，当单板A独立工作时，只需要断开背板X与单板B的连接(即将背板X的BI槽位和B2槽位，与单板B之间的连接断开)即可。需要说明的是，其中，第一 CPU系统可以是单CPU系统或多CPU系统；第二 CPU系统可以是单CPU系统或多CPU系统。 并且，需要说明的是，实际应用中需要根据具体级联的CPU系统的个数来选择可以提供足够槽位的背板X。而且，背板X也可以通过扣板实现。扣板比背板上的器件少，实现起来更加灵活。本发明实施例所述的选择时钟的方法，通过将从N个CPU系统中选出的CPU系统的时钟，分别连接到N个CPU系统中每个CPU系统的CPU上，即可实现为新CPU系统中每个CPU系统的CPU提供统一的时钟，不需要设置MUX功能缓冲器，消除了 MUX功能缓冲器带来的附加抖动和干扰，优化了时钟质量，使得CPU工作稳定；去除了使用MUX功能缓冲器和CPLD控制器带来的成本，可以降低成本；可以为多个CPU系统级联为的新CPU系统选择时钟，解决了 MUX功能缓冲器只能二选一的限制，提高了系统扩展性能。本发明实施例所述的选择时钟的方法，可以应用于将N个CPU系统组成I个新CPU系统时，其中N为大于等于2的自然数，为了便于说明，下面以将该方法应用于为3个CPU系统级联为的新CPU系统选择时钟时为例进行说明。实施例3本发明实施例提供了一种选择时钟的方法，设置在单板A上的第一 CPU系统、设置在单板B上的第二 CPU系统和设置在单板C上的第三CPU系统是3个独立的CPU系统，分别有各自的时钟，当第一 CPU系统、第二 CPU系统和第三CPU系统级联为I个新CPU系统时，参见图4和图5，该方法包括301 :根据CPU系统的CPU性能指标，从N个CPU系统中选出CPU性能指标满足预设的性能指标条件的第一 CPU系统，选出的第一 CPU系统用于为新CPU系统提供时钟。其中，预设的性能指标条件包括时钟频率、内存总线速度和/或扩展总线速度等，可以根据实际应用状况进行灵活设置，对此不做限定。302 :将设置在单板A上的第一 CPU系统的时钟连接到背板X的Al槽位上，将设置在单板B上的第二 CPU系统的时钟连接到背板X的BI槽位上，将设置在单板C上的第三CPU系统的时钟连接到背板X的Cl槽位上。与步骤202类似，此处不再赘述。303 :将背板X的Al槽位分别连接到背板X的A2槽位、B2槽位和C2槽位；将A2槽位连接到第一 CPU系统的CPU，从而向第一 CPU系统的CPU提供时钟；将B2槽位连接到第二 CPU系统的CPU，从而向第二 CPU系统的CPU提供时钟；将C2槽位连接到第三CPU系统的CPU，从而向第三CPU系统的CPU提供时钟。与步骤303类似，此处不再赘述。其中，第一 CPU系统可以是单CPU系统或多CPU系统；第二 CPU系统可以是单CPU系统或多CPU系统；第三CPU系统可以是单CPU系统或多CPU系统。并且，需要说明的是，实际应用中需要根据具体级联的CPU系统的个数来选择可以提供足够槽位的背板X。而且，背板X也可以通过扣板实现。扣板比背板上的器件少，实现起来更加灵活。本发明实施例所述的选择时钟的方法，通过将从N个CPU系统中选出的CPU系统的时钟，分别连接到N个CPU系统中每个CPU系统的CPU上，即可实现为新CPU系统中每个CPU系统的CPU提供统一的时钟，不需要设置MUX功能缓冲器，消除了 MUX功能缓冲器带 来的附加抖动和干扰，优化了时钟质量，使得CPU工作稳定；去除了使用MUX功能缓冲器和CPLD控制器带来的成本，可以降低成本；可以为多个CPU系统级联为的新CPU系统选择时钟，解决了 MUX功能缓冲器只能二选一的限制，提高了系统扩展性能。实施例4本发明实施例提供了一种选择时钟的电路板，参见图6，该电路板40包括第一槽位401和N个第二槽位402，其中，N为大于等于2的自然数；第一槽位401，用于接入从N个CPU系统中选出的CPU系统的时钟，并将接入的时钟，分别连接到与N个CPU系统中每个CPU系统分别对应的第二槽位402中，其中，选出的CPU系统用于为由N个CPU系统级联为的新CPU系统提供时钟；N个第二槽位402，用于分别连接到与N个第二槽位402中每个第二槽位402分别对应的每个CPU系统的CPU上。进一步地，参见图7，该电路板40还包括N-I个第三槽位403，用于分别接入N个CPU系统中除选出的CPU系统之外的N_1个CPU系统的时钟。进一步地，电路板为背板或扣板。本发明实施例所述的选择时钟的电路板，通过将从N个CPU系统中选出的CPU系统的时钟，分别连接到N个CPU系统中每个CPU系统的CPU上，即可实现为新CPU系统中每个CPU系统的CPU提供统一的时钟，不需要设置MUX功能缓冲器，消除了 MUX功能缓冲器带来的附加抖动和干扰，优化了时钟质量，使得CPU工作稳定；去除了使用MUX功能缓冲器和CPLD控制器带来的成本，可以降低成本；可以为多个CPU系统级联为的新CPU系统选择时钟，解决了 MUX功能缓冲器只能二选一的限制，提高了系统扩展性能。以上实施例提供的技术方案中的全部或部分内容可以通过软件编程实现，其软件程序存储在可读取的存储介质中，存储介质例如计算机中的硬盘、光盘或软盘。以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种选择时钟的方法，其特征在于，将N个CPU系统级联为I个新CPU系统时，其中，N为大于等于2的自然数，所述方法包括 从所述N个CPU系统中选出I个CPU系统，选出的CPU系统用于为所述新CPU系统提供时钟； 将选出的CPU系统的时钟，分别连接到所述N个CPU系统中每个CPU系统的CPU上。
2.根据权利要求I所述的方法，其特征在于，将选出的CPU系统的时钟，分别连接到所述N个CPU系统中每个CPU系统的CPU上为 将选出的CPU系统的时钟，通过电路板分别连接到所述N个CPU系统中每个CPU系统的CPU上。
3.根据权利要求2所述的方法，其特征在于，将选出的CPU系统的时钟，通过电路板分别连接到所述N个CPU系统中每个CPU系统的CPU上，包括 将所述N个CPU系统中每个CPU系统的时钟，分别接入所述电路板上与所述每个CPU系统对应的接入槽位中； 将选出的CPU系统的时钟对应的接入槽位，分别连接到所述电路板上与所述每个CPU系统对应的输出槽位中； 将与所述每个CPU系统对应的输出槽位，分别连接到所述每个CPU系统的CPU上。
4.根据权利要求3所述的方法，其特征在于，所述电路板为背板或扣板。
5.根据权利要求1-4任意一项权利要求所述的方法，其特征在于，从所述N个CPU系统中选出I个CPU系统，包括 从所述N个CPU系统中随机选出I个CPU系统；或 根据CPU系统的CPU性能指标，从所述N个CPU系统中选出I个CPU性能指标满足预设的性能指标条件的CPU系统。
6.一种选择时钟的电路板，其特征在于，所述电路板包括第一槽位和N个第二槽位，其中，N为大于等于2的自然数； 所述第一槽位，用于接入从N个CPU系统中选出的CPU系统的时钟，并将接入的时钟，分别连接到与所述N个CPU系统中每个CPU系统分别对应的第二槽位中，其中，选出的CPU系统用于为由所述N个CPU系统级联为的新CPU系统提供时钟； 所述N个第二槽位，用于分别连接到与所述N个第二槽位中每个第二槽位分别对应的每个CPU系统的CPU上。
7.根据权利要求6所述的电路板，其特征在于，所述电路板还包括 N-I个第三槽位，用于分别接入所述N个CPU系统中除选出的CPU系统之外的N-I个CPU系统的时钟。
8.根据权利要求6或7所述的电路板，其特征在于，所述电路板为背板或扣板。
全文摘要
本发明公开了一种选择时钟的方法和电路板，属于计算机技术领域。所述方法包括从所述N个CPU系统中选出1个CPU系统，选出的CPU系统用于为所述新CPU系统提供时钟；将选出的CPU系统的时钟，分别连接到所述N个CPU系统中每个CPU系统的CPU上。所述电路板包括第一槽位和N个第二槽位。本发明通过将从N个CPU系统中选出的CPU系统的时钟，分别连接到N个CPU系统中每个CPU系统的CPU上，即可实现为新CPU系统中每个CPU系统的CPU提供统一的时钟，优化了时钟质量、使得CPU工作稳定；可以降低成本；提高了系统扩展性能。
文档编号G06F1/04GK102902299SQ20121036138
公开日2013年1月30日 申请日期2012年9月25日 优先权日2012年9月25日
发明者戎易弓 申请人:华为技术有限公司