从机设备的制作方法

本实用新型涉及通信技术领域，尤其涉及一种从机设备。

背景技术：

移动产业处理器接口(mobileindustryprocessorinterface，mipi)是mipi联盟为移动应用处理器制定的开放标准和规范，用于将移动设备(也可以称为从机设备)内部的接口标准化为标准内部接口，其包括摄像头接口(cameraserialinterface，csi)、显示屏接口(displayserialinterface，dsi)、以及射频接口(digitalradiofrequency，digrf)等。与从机设备的标准内部接口进行通信的外部设备(也可以称为主机设备)包含处理器，其控制与从机设备之间的通信。

移动设备的标准内部接口具有物理层模块(例如为d-phy模块或者c-phy模块)；物理层模块具有多条通道(lane)，包括数据通道和时钟通道，数据通道包括两种操作模式：高速(high-speed，hs)模式和低功耗(low-power，lp)模式。

主机设备mipi的线序与从机设备mipi的线序可能不同，现有方案在从机的集成电路(integratedcircuit，ic)上设置专用的焊盘(pad)来实现对mipi线序的配置，例如，对于4线路的mipi应用，一般会占用4个pad。但是，设置专用的pad较多地占用了从机ic上的pad资源。

技术实现要素：

本实用新型解决的技术问题是设置专用的pad较多地占用了从机ic上的pad资源等。

为解决上述技术问题，本实用新型实施例提供一种从机设备，包括：第一寄存器，其适于存储mipi的线序，并将接收的mipi的线序作为从机设备的mipi的线序写入第一寄存器；第二寄存器，其适于存储数据处理单元发送的指令，并基于该指令将第二寄存器配置为第一值或第二值；多个接收单元，其分别设置于从机设备的各条mipi线路上，并适于接收和输出主机设备发送的初始化指令、以及基于第一值而使能各条mipi线路；多个上拉电阻，其分别对应于各条mipi线路，并适于基于第一值而使能多个上拉电阻；数据处理单元，其适于接收接收单元发送的初始化指令；其中，如果初始化指令中包括主机设备的mipi的线序，则将主机设备的mipi的线序写入第一寄存器。

可选地，上拉电阻适于基于第二值和从机设备的mipi线序将非使能的mipi线路对应的上拉电阻保持使能并且将使能的mipi线路对应的上拉电阻解除使能。

可选地，接收单元为lp接收单元，其适于在一条mipi线路上接收和输出主机设备通过lp模式发送的初始化指令并且在其余mipi线路上输出高电平，初始化指令包括主机设备的mipi的线序；从机设备还包括lp输出逻辑单元，其适于基于第一值配置为与逻辑，其一个输入端接收由lp接收单元输出的初始化指令，其余输入端接收lp接收单元输出的高电平，将各输入端数据进行与逻辑计算而输出初始化指令；数据处理单元适于接收lp输出逻辑单元输出的初始化指令。

可选地，lp输出逻辑单元适于基于第二值而解除其与逻辑的配置，以使使能的mipi线路将主机设备通过lp模式发送的数据直接输出至数据处理单元。

可选地，接收单元为hs接收单元，其适于接收主机设备通过hs模式发送的初始化指令。

可选地，还包括：hs使能控制单元，其适于检测初始化指令中的hs使能序列并向hs使能序列所在mipi线路对应的上拉电阻发送使能解除的解除指令，在初始化指令发送完成后向hs使能序列所在mipi线路对应的上拉电阻发送使能恢复的恢复指令；其中，hs使能序列所在mipi线路对应的上拉电阻适于接收解除指令而解除使能、接收恢复指令而恢复使能。

与现有技术相比，本实用新型实施例的技术方案无需为配置从机设备mipi的线序设置专用的pad，从而节省了从机ic上的pad资源。

附图说明

图1是本实用新型实施例中一种从机设备的示意图；

图2是本实用新型实施例中包含从机设备与主机设备的通信系统的示意图；

图3是本实用新型实施例中另一种从机设备的示意图；

图4是本实用新型实施例中又一种从机设备的示意图。

具体实施方式

在本实用新型的实施例中，从机设备可以与主机设备通过一条或多条mipi线路进行通信，通信模式可以为lp模式或者hs模式。

从机设备可以为包含标准内部接口mipi(例如csi、dsi、digrf)的移动设备；主机设备可以为包含处理器以控制与从机设备通信的设备。

在本实用新型的各附图中，相同的标记表示相同的部件或者步骤，其具有相同或相似的功能、位置关系和连接关系。

为使本实用新型实施例的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本实用新型的具体实施例进行详细说明。

图1是本实用新型实施例中一种从机设备100的示意图；图2是本实用新型实施例中包含从机设备100与主机设备200的通信系统的示意图。

从机设备100可以与主机设备200通过一条或多条mipi线路d0、d1、......、dn进行通信，通信模式可以为lp模式或者hs模式。

从机设备100包括第一寄存器110、第二寄存器120、多个接收单元130、多个上拉电阻140和数据处理单元150。

第一寄存器110，也可以称为线序寄存器，其可以接收mipi的线序，并将所接收的mipi的线序作为从机设备100的mipi的线序写入第一寄存器110。

可以在从机设备与主机设备进行通信之前预先配置从机设备的mipi的线序(即第一线序)。mipi的线序可以包括mipi线路的个数及其排列顺序。

在具体实施中，在获得主机设备200发送的初始化指令之后，数据处理单元150可以向第一寄存器110发送指令，第一寄存器110接收到该指令后可以获得mipi的线序，例如获得存储于存储器(如一次性可编程存储器，onetimeprogrammable，otp)上的mipi的线序，然后将所接收的mipi的线序作为从机设备100的mipi的线序写入其中。

基于第一寄存器110所配置的mipi的线序，数据处理单元150可以确定非使能的mipi线路和使能的mipi线路；数据处理单元150可以直接或者通过第一寄存器110将非使能的mipi线路对应的上拉电阻140保持使能以避免从机设备100中未与主机设备200连接的mipi线路的pad悬空而导致的漏电等故障，并且将使能的mipi线路对应的上拉电阻140解除使能，以使得从机设备100与主机设备200可以基于使能的mipi线路进行通信。

第二寄存器120，也可以称为标志寄存器，其可以存储一位或多位数据。

第二寄存器120可以接收数据处理单元150发送的指令，并基于该指令将第二寄存器120(例如其标志位)配置为第一值或第二值，其中，第一值可以为0或1中的一者，第二值为0或1中的另一者。

例如，在从机设备100与主机设备200进行通信之前，数据处理单元150可以向第二寄存器120发送指令，第二寄存器120接收到该指令后将第二寄存器120设置为第一值。

又例如，在获得主机设备200发送的初始化指令之后，数据处理单元150可以向第二寄存器120发送指令，第二寄存器120接收到该指令后将第二寄存器120设置为第二值。

当第二寄存器120的值设置为第一值时，由于从机设备100不知道主机设备200会从哪些mipi线路发送初始化指令，因此，数据处理单元150可以直接或者通过第二寄存器120使能从机设备100的所有mipi线路(例如使能所有mipi线路上的各接收单元130)，以确保从机设备100能够接收到主机设备200的初始化指令，还可以直接或者通过第二寄存器120使能与所有mipi线路分别对应的上拉电阻140，以避免从机设备100中未与主机设备连接的mipi线路的pad悬空而导致的漏电等故障。

当第二寄存器120的值设置为第二值时，数据处理单元150可以配置从机设备100的mipi的线序；并且，可以基于第一寄存器110当前配置的mipi的线序确定非使能的mipi线路和使能的mipi线路。数据处理单元150可以直接或者通过第二寄存器120将非使能的mipi线路对应的上拉电阻140保持使能以避免从机设备100中未与主机设备200连接的mipi线路的pad悬空而导致的漏电等故障，并且将使能的mipi线路对应的上拉电阻140解除使能以使得从机设备100与主机设备200可以基于使能的mipi线路进行通信。

多个接收单元130分别设置于从机设备100的各条mipi线路上，并可以接收和输出主机设备200发送的初始化指令。

当主机设备200以lp模式发送初始化指令时，接收单元130可以包括lp接收单元(如图3的标记131所示)；当主机设备200以hs模式发送初始化指令时，接收单元130可以包括hs接收单元(如图4的标记132所示)。

多个接收单元130可以基于第一值而使能所有mipi线路。多个接收单元130还可以基于第二值而使能相应的mipi线路，该相应的mipi线路可以为根据第一寄存器110当前所配置的mipi的线序而确定的、使能的mipi线路。

在具体实施中，数据处理单元150可以直接或者通过第二寄存器120使能一个或多个接收单元130，从而使能相应的mipi线路。

多个上拉电阻140可以分别对应于各条mipi线路。

可以基于第一值而使能与所有mipi线路分别对应的上拉电阻140。

在具体实施中，当第二寄存器120设置为第一值时，数据处理单元150可以直接或者通过第二寄存器120使能与所有mipi线路分别对应的上拉电阻140。

还可以基于第二值而使能和解除使能与相关mipi线路对应的上拉电阻140。

在具体实施中，当第二寄存器120设置为第二值时，数据处理单元150基于第一寄存器110当前配置的mipi的线序确定非使能的mipi线路和使能的mipi线路，其中，数据处理单元150可以直接或者通过第二寄存器120将非使能的mipi线路对应的上拉电阻140保持使能以避免从机设备100中未与主机设备200连接的mipi线路的pad悬空而导致漏电，并且将使能的mipi线路对应的上拉电阻140解除使能以使得从机设备100与主机设备200可以基于使能的mipi线路进行通信。

在本实用新型的实施例中，使能上拉电阻140包括将从机设备100的pad160连接至高电平。

数据处理单元150可以接收由接收单元130发送的初始化指令；其中，如果初始化指令中包括主机设备200的mipi的线序，则将主机设备200的mipi的线序写入第一寄存器110。

数据处理单元150可以向第一寄存器110发送指令，第一寄存器110可以接收并基于该指令获得mipi的线序，然后将所接收的mipi的线序作为从机设备100的mipi的线序写入其中。

数据处理单元150还可以向第二寄存器120发送指令，第二寄存器120可以接收并基于该指令将第二寄存器120(例如其标志位)配置为第一值或第二值。

图3是本实用新型实施例中另一种从机设备300的示意图，其中，从机设备300可以与主机设备200通过一条或多条mipi线路d0、d1、......、dn进行通信，通信模式为lp模式。

图3区别于图1在于，接收单元130包括lp接收单元131，此外还包括lp输出逻辑单元170。

lp接收单元131可以在一条mipi线路上接收和输出主机设备200通过lp模式发送的初始化指令并且在其余mipi线路上输出高电平；其中，该初始化指令包括或者不包括主机设备200的mipi的线序信息。

lp输出逻辑单元170可以基于第一值配置为与逻辑，其一个输入端接收由lp接收单元131输出的初始化指令，其余输入端接收lp接收单元131输出的高电平，将各输入端数据进行与逻辑计算而输出初始化指令。

数据处理单元150可以接收lp输出逻辑单元170输出的初始化指令。

如果所接收的初始化指令包括主机设备200的mipi的第二线序，则将第二线序写入第一寄存器110、将第二寄存器120设置为第二值、以及基于第二值和第二线序配置从机设备100的mipi的线序。

如果所接收的初始化指令不包括主机设备200的mipi的线序信息，则将第二寄存器120设置为第二值；以及基于第二值和第一线序配置从机设备100的mipi的线序。

lp输出逻辑单元170还可以基于第二值解除其与逻辑的配置，使得主机设备200后续通过lp模式发送的数据可以直接通过lp输出逻辑单元170而输出至数据处理单元150。

图4是本实用新型实施例中又一种从机设备400的示意图，其中，从机设备400可以与主机设备200通过一条或多条mipi线路d0、d1、......、dn进行通信，通信模式为hs模式。

图4区别于图1在于，接收单元130包括hs接收单元132，此外还包括hs使能控制单元180。

hs接收单元132可以接收主机设备200通过hs模式发送的初始化指令。

hs使能控制单元180可以检测初始化指令中的hs使能序列以确定主机设备200所使用的线序；接着向hs使能序列所在mipi线路对应的上拉电阻140发送使能解除的解除指令以使得从机设备400与主机设备200可以基于hs使能序列所在的mipi线路进行通信，数据处理单元150因此可以通过hs接收单元132接收主机设备200发送的初始化指令。

接收到初始化指令后，从机设备400与主机设备200的后续通信可以不基于hs模式而是基于lp模式，即主机设备200通过lp模式发送的数据经由lp接收单元并直接通过lp输出逻辑单元而输出至数据处理单元150，因此，可以在初始化指令发送完成后向hs使能序列所在mipi线路对应的上拉电阻140发送使能恢复的指令。

在图4所示的实施例中，由于初始化指令不包括主机设备200的mipi的线序信息，可以将第二寄存器120设置为第二值，以及基于第二值和第一线序配置从机设备100的mipi的线序，从而使使能的mipi线路将主机设备200后续通过lp模式发送的数据直接通过lp接收单元131输出至数据处理单元150。

虽然本实用新型披露如上，但本实用新型并非限定于此。任何本领域技术人员，在不脱离本实用新型的精神和范围内，均可作各种更动与修改，因此本实用新型的保护范围应当以权利要求所限定的范围为准。