子工程师协会(Institute of Electrical andElectronic Engineers, IEEE) 1394 标准、高速周边零件连接接口(Peripheral ComponentInterconnect Express, PCI Express)标准、平行高级技术附件(Parallel AdvancedTechnology Attachment，PATA)标准、通用串行总线(Universal Serial Bus, USB)标准、安全数码(Secure Digital, SD)接口标准、记忆棒(Memory Stick, MS)接口标准、多媒体储存卡(Multi Media Card, MMC)接口标准、小型闪速(Compact Flash, CF)接口标准、集成式驱动电子接口(Integrated Device Electronics, IDE)标准或其他适合的标准。
[0098]存储器控制器104用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令，并且根据主机系统1000的指令在可复写式非易失性存储器模组106中进行数据的写入、读取、抹除与合并等运作。
[0099]可复写式非易失性存储器模组106是电性连接至存储器控制器104，并且具有多个实体区块以储存主机系统1000所写入的数据。在本范例实施例中，每一实体区块分别具有多个实体页面，其中属于同一个实体区块的实体页面可被独立地写入且被同时地抹除。例如，每一实体区块是由128个实体页面所组成，并且每一实体页面的容量为4千位元组(Kilobyte, KB)。然而，必须了解的是，本发明不限于此，每一实体区块是可由64个实体页面、256个实体页面或其他任意个实体页面所组成。
[0100]更详细来说，实体区块为抹除的最小单位。亦即，每一实体区块含有最小数目的一并被抹除的存储单元。实体页面为编程的最小单元。即，实体页面为写入数据的最小单元。然而，必须了解的是，在本发明另一范例实施例中，写入数据的最小单位亦可以是实体扇区或其他大小。每一实体页面通常包括数据位元区与冗余位元区。数据位元区用以储存使用者的数据，而冗余位元区用以储存系统的数据(例如，错误检查与校正码)。
[0101]在本范例实施例中，可复写式非易失性存储器模组106为多阶存储单元(MultiLevel Cell，MLC)NAND闪速存储器模组。然而，本发明不限于此，可复写式非易失性存储器模组106亦可是单阶存储单元(Single Level Cell, SLC)NAND闪速存储器模组、其他闪速存储器模组或其他具有相同特性的存储器模组。
[0102]图3是根据第一范例实施例所示的存储器控制器的概要方框图。
[0103]请参照图3，存储器控制器104包括存储器管理电路202、主机接口 204与存储器接口 206。
[0104]存储器管理电路202用以控制存储器控制器104的整体运作。具体来说，存储器管理电路202具有多个控制指令，并且在存储器储存装置100运作时，此些控制指令会被执行以在可复写式非易失性存储器模组106上进行数据的写入、读取、抹除等运作。
[0105]在本范例实施例中，存储器管理电路202的控制指令是以固件型式来实作。例如，存储器管理电路202具有微处理器单元(未示出)与只读存储器(未示出)，并且此些控制指令是被烧录至此只读存储器中。当存储器储存装置100运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。
[0106]在本发明另一范例实施例中，存储器管理电路202的控制指令亦可以程序吗型式储存于可复写式非易失性存储器模组106的特定区域(例如，存储器模组中专用于存放系统数据的系统区)中。此外，存储器管理电路202具有微处理器单元(未示出)、只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有驱动码段，并且当存储器控制器104被使能时，微处理器单元会先执行此驱动码段来将储存于可复写式非易失性存储器模组106中的控制指令载入至存储器管理电路202的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。此外，在本发明另一范例实施例中，存储器管理电路202的控制指令亦可以一硬件型式来实作。
[0107]主机接口 204是电性连接至存储器管理电路202并且用以接收与识别主机系统1000所传送的指令与数据。也就是说，主机系统1000所传送的指令与数据会通过主机接口204来传送至存储器管理电路202。在本范例实施例中，主机接口 204是相容于SATA标准。然而，必须了解的是本发明不限于此，主机接口 204亦可以是相容于PATA标准、IEEE1394标准、PCI Express标准、USB标准、SD标准、MS标准、MMC标准、CF标准、IDE标准或其他适合的数据传输标准。
[0108]存储器接口 206是电性连接至存储器管理电路202并且用以存取可复写式非易失性存储器模组106。也就是说，欲写入至可复写式非易失性存储器模组106的数据会经由存储器接口 206转换为可复写式非易失性存储器模组106所能接受的格式。
[0109]在本发明一范例实施例中，存储器控制器104还包括缓冲存储器252。缓冲存储器252是电性连接至存储器管理电路202并且用以暂存来自于主机系统1000的数据与指令或来自于可复写式非易失性存储器模组106的数据。
[0110]在本发明一范例实施例中，存储器控制器104还包括电源管理电路254。电源管理电路254是电性连接至存储器管理电路202并且用以控制存储器储存装置100的电源。
[0111]在本发明一范例实施例中，存储器控制器104还包括错误检查与校正电路256。错误检查与校正电路256是电性连接至存储器管理电路202并且用以执行错误检查与校正程序以确保数据的正确性。具体来说，当存储器管理电路202从主机系统1000中接收到写入指令时，错误检查与校正电路256会为对应此写入指令的数据产生对应的错误检查与校正码(Error Checking and Correcting Code, ECC Code)，并且存储器管理电路 202 会将对应此写入指令的数据与对应的错误检查与校正码写入至可复写式非易失性存储器模组106中。之后，当存储器管理电路202从可复写式非易失性存储器模组106中读取数据时会同时读取此数据对应的错误检查与校正码，并且错误检查与校正电路256会依据此错误检查与校正码对所读取的数据执行错误检查与校正程序。
[0112]图4A与图4B是根据第一范例实施例所示管理可复写式非易失性存储器模组的实体区块的示意图。
[0113]请参照图4A，可复写式非易失性存储器模组106具有实体区块410 (O)?410 (N)，并且存储器控制器104的存储器管理电路202会将实体区块410(0)?410-(N)逻辑地分组为数据区(data area) 502、闲置区(free area) 504、系统区(system area) 506与取代区(replacement area)508。
[0114]逻辑上属于数据区502与闲置区504的实体区块是用以储存来自于主机系统1000的数据。具体来说，数据区502的实体区块(亦称为数据实体区块)是被视为已储存数据的实体区块，而闲置区504的实体区块(亦称为闲置实体区块)是用以写入新数据的实体区块。例如，当从主机系统1000接收到写入指令与欲写入的数据时，存储器管理电路202会从闲置区504中提取实体区块作为日志(log)实体区块，并且将数据写入至此日志实体区块中。再例如，当对某一逻辑区块执行数据合并程序时，存储器管理电路202会从闲置区504中提取实体区块作为对应此逻辑区块的新数据实体区块来写入数据，并且替换原先映射此逻辑区块的数据实体区块。特别是，在完成数据合并程序后，此些储存无效数据的数据实体区块或日志实体区块会被重新关联(或回收)至闲置区504，以作为下次写入新数据之用。
[0115]逻辑上属于系统区506的实体区块是用以记录系统数据。例如，系统数据包括关于可复写式非易失性存储器模组的制造商与型号、可复写式非易失性存储器模组的实体区块数、每一实体区块的实体页面数等。
[0116]逻辑上属于取代区508中的实体区块是用于坏实体区块取代程序，以取代损坏的实体区块。具体来说，倘若取代区508中仍存有正常的实体区块并且数据区502的实体区块损坏时，存储器管理电路202会从取代区508中提取正常的实体区块来更换损坏的实体区块。
[0117]基于上述，在存储器储存装置100的运作中，数据区502、闲置区504、系统区506与取代区508的实体区块会动态地变动。例如，用以轮替储存数据的实体区块会变动地属于数据区502或闲置区504。
[0118]值得一提的是，在本范例实施例中，存储器管理电路202是以每一实体区块为单位来进行管理。然而，本发明不限于此，在另一范例实施例中，存储器管理电路202亦可将实体区块分组为多个实体单元，并且以实体单元为单位来进行管理。例如，每一实体单元可由同一存储器子模组或不同存储器子模组中的至少一个实体区块所组成。
[0119]请参照图4B，存储器管理电路202会配置逻辑区块610(0)?610(H)以映射数据区502的实体区块，其中每一逻辑区