个过孔将相邻两个引线部31电连接。本申请实施例优选的将引线部和连接部均设置于遮敝区。需要说明的是，本申请实施例提供的每个子像素还设置有薄膜晶体管、像素电极等结构，其与现有技术相同，在此不作具体赘述。
[0032]需要说明的是，本申请实施例对于连接部所在导电层不作具体限制，只需要与栅极线不在同一导电层即可，另外，本申请实施例对于阵列基板的类型同样不作限制。具体结合图3a至图4c所示，对本申请实施例提供的阵列基板进行更详细的描述。
[0033]参考图3a所示，为图2中沿aa’方向的一种切面图。其中，沿阵列基板的透光方向，阵列基板依次包括:
[0034]基板100 ；
[0035]位于基板100表面的第一导电层200 ；
[0036]位于第一导电层200背离基板100 —侧的栅介质层300 ；
[0037]位于栅介质层300背离基板100 —侧的第二导电层400 ；
[0038]位于第二导电层400背离基板100 —侧的第一绝缘层500 ;以及，
[0039]位于第一绝缘层500背离基板100 —侧的驱动电极层。
[0040]驱动电极层包括位于第一绝缘层500背离基板一侧的第一电极层600、第二电极层800和位于第一电极层600和第二电极层800之间的第二绝缘层700。
[0041]本申请实施例提供的阵列基板可以为底栅型阵列基板:
[0042]即，第一导电层200设置有栅极线I，第二导电层400设置有数据线2，且触控引线3的引线部31同样设置于第一导电层200。
[0043]也就是说，本申请实施例提供的底栅型阵列基板，第一导电层200设置有多个栅极，第二导电层400中设置有多个源极和多个漏极。需要说明的是，本申请实施例提供的阵列基板在栅介质层300和第二导电层400之间还包括有半导体层，半导体层设置有多个有源区。其中，相对应的栅极、源极、漏极和有源区构成一阵列基板的薄膜晶体管。
[0044]参考图3a所示，引线部31与栅极线I同层设置，其中，本申请实施例提供的连接部32可以与数据线2同层设置，而后在栅介质层300上设置过孔4，使得连接部32通过过孔4与引线部31实现连接。
[0045]参考图3b所示，为图2中沿aa’方向的另一种切面图，引线部31与栅极线I同层设置，其中，本申请实施例提供的连接部32还可以设置于第一电极层600，而后在栅介质层300和第一绝缘层500上设置过孔4，使得连接部32通过过孔4与引线部31实现连接。
[0046]参考图3c所示，为图2中沿aa’方向的又一种切面图，引线部31与栅极线I同层设置，其中，本申请实施例提供的连接部32还可以设置于第二电极层800，而后在栅介质层300、第一绝缘层500和第二绝缘层700上设置过孔4，使得连接部32通过过孔4与引线部31实现连接。
[0047]另外，本申请实施例提供的阵列基板可以为顶栅型阵列基板，具体参考图4a所示，为图2中沿aa’方向的又一种切面图。其中，沿阵列基板的透光方向，阵列基板依次包括:
[0048]基板100 ；
[0049]位于基板100表面的第一导电层200 ；
[0050]位于第一导电层200背离基板100 —侧的栅介质层300 ；
[0051]位于栅介质层300背离基板100 —侧的第二导电层400 ；
[0052]位于第二导电层400背离基板100 —侧的第一绝缘层500 ;以及，
[0053]位于第一绝缘层500背离基板100 —侧的驱动电极层，驱动电极层包括位于第一绝缘层500背离基板一侧的第一电极层600、第二电极层800和位于第一电极层600和第二电极层800之间的第二绝缘层700。
[0054]本申请实施例提供的阵列基板为顶栅型阵列基板:
[0055]即，第一导电层200设置有栅极线I，第二导电层400设置有数据线2，且触控引线3的引线部31同样设置于第一导电层200。
[0056]也就是说，本申请实施例提供的顶栅型阵列基板，第一导电层200设置有多个栅极，第二导电层400设置有源极和多个漏极；需要说明的是，本申请实施例提供的阵列基板在基板100和第一导电层200之间包括有半导体层，且在半导体层和第一导电层200之间包括有栅绝缘层，半导体层设置有多个有源区；其中，相对应的栅极、源极、漏极和有源区构成一阵列基板的薄膜晶体管。另外，对于阵列基板中薄膜晶体管为顶栅型薄膜晶体管时，还需要在有源区与基板之间设置遮光层。
[0057]参考图4a所示，引线部31与栅极线I同层设置，其中，本申请实施例提供的连接部32可以与数据线2同层设置，而后在栅介质层300上设置过孔4，使得连接部32通过过孔4与引线部31实现连接。
[0058]参考图4b所示，为图2中沿aa’方向的又一种切面图，引线部31与栅极线I同层设置，其中，本申请实施例提供的连接部32还可以设置于第一电极层600，而后在栅介质层300和第一绝缘层500上设置过孔4，使得连接部32通过过孔4与引线部31实现连接。
[0059]参考图4c所示，为图2中沿aa’方向的又一种切面图，引线部31与栅极线I同层设置，其中，本申请实施例提供的连接部32还可以设置于第二电极层800，而后在栅介质层300、第一绝缘层500和第二绝缘层700上设置过孔4，使得连接部32通过过孔4与引线部31实现连接。
[0060]需要说明的是，本申请实施例提供的阵列基板，对于其像素电极层和公共电极层的位置不作具体限定，其中，第一电极层为像素电极层，且第二电极层为公共电极层；或者，第一电极层为公共电极层，且第二电极层为像素电极层。另外，在本申请其他实施例中，当第一电极层为像素电极层时，由于像素电极与数据线之间无交叠，因此，第一电极层与第二导电层还可以同层设置。即，沿所述阵列基板的透光方向，所述阵列基板依次包括:
[0061]基板；
[0062]位于所述基板表面的第一导电层；
[0063]位于所述第一导电层背离所述基板一侧的栅介质层；
[0064]位于所述栅介质层背离所述基板一侧的第二导电层；
[0065]与所述第二导电层同层设置的第一电极层；
[0066]位于所述第二导电层背离所述基板一侧的第三绝缘层；
[0067]以及，位于所述第三绝缘层背离所述基板一侧的第二电极层，其中，所述第一电极层为像素电极层，所述第二电极层为公共电极层。
[0068]由上述内容可知，本申请实施例提供的连接部可以复用阵列基板上原有的导电层，即数据线所在导电层、公共电极层或像素电极层，避免了膜层的增加，进而导致制作流程复杂化；另外，当连接部与数据线所在导电层、公共电极层或像素电极层同层设置时，还可以与该层材质不同。另外，本申请实施例提供的连接部同样可以设置于单独制作的一膜层内。其中，以基于图3a所示的阵列基板为例进行说明，具体参考图5a至图5d所示。
[0069]参考图5a所示，为图2中沿aa’方向的又一种切面图。沿阵列基板的透光方向，阵列基板依次包括:
[0070]基板100 ；
[0071]位于基板100表面的第一导电层200 ；
[0072]位于第一导电层200背离基板100 —侧的栅介质层300 ；
[0073]位于栅介质层300背离基板100 —侧的第二导电层400 ；
[0074]位于第二导电层400背离基板100—侧的第一绝缘层500。以及，
[0075]位于第一绝缘层500背离基板100 —侧的驱动电极层，驱动电极