一种具有复位功能的阻变型随机存储器模型及存储方法
【技术领域】
[0001] 本发明涉及一种具有复位功能的阻变型随机存储器模型及存储方法。
【背景技术】
[0002] 阻变型随机存储器（RRAM)是一种新型的非易失性数据存储技术，其特点 在于利用一种能够在特殊条件下发生电阻改变的金属氧化物作为存储单元，如MOx WOx,，TiOx,NiOx等。
[0003] 在阻变存储器设计中，为了准确且真实的对芯片内部电路进行设计后的仿真验 证，一般会针对阻变存储单元建立模型，即根据可变电阻自身工作原理及不同条件的工作 性能，以及各类测试中所得到的针对阻变单元的电器特性相关数据，建立出能够真实反映 阻变存储单元在不同条件下工作状态，且能够实现数据存储及读取的仿真模型。利用仿真 模型，设计者在芯片级仿真中可以有效地验证穿梭于存储单元外围的各类控制电路和模拟 电路，确保所有电路设计的正确性和可行性，从而保证存储器芯片的成功开发和生产。
[0004] 对于阻变存储器设计中的存储单元模型建立，现有的模型建立方法有叙述论文描 述，学术论文：《一种阻变存储单元Hspice模型设计》；陈怡等；复旦大学学报（自然科学 版），2011年8月，第50卷，第4期，如图1、2为其原理图及电流电压关系曲线其中：图Ia 为状态转换电路，包括电阻Rset、Rreset和开关S0、S1 ;图Ib为状态转换控制电路，包括开 关S1/SB1、S2/S2B、电阻电容Rl/Cl、R2/C2、比较器CMP1/CMP2、参考激励源VSET/VREST及 RS锁存器（2个或非门和1个非门）。
[0005] 该论文针对可变电阻单元的工作原理搭建了阻变单元的外围电路，具体工作原理 如下：
[0006] 当可变电阻两端的电压Vin>VSET，比较器CMPl输出使得RS锁存器的Q端（即信 号A)和QB端（即信号B)分别为高和低，打开SET通路（备注：原文中状态转换电路的开 关控制信号接反了，即信号A应该控制与电阻Rset串联的开关S1，同时信号B应该控制与 电阻Rreset串联的开关S0);此时，可变电阻的阻值等于Rset的阻值；
[0007] 当Vin>VRESET，比较器CMP2输出使得SR锁存器的Q端（即信号A)和QB端（即 信号B)分别为低和高，打开RESET通路；此时，可变电阻的阻值等于Rreset的阻值。
[0008] 虽然上述文献中方法能够较为真实的拟合可变电阻的电气特性，反映可变电阻的 在不同工作条件下的记忆或存储信息的特性。但是还存在以下缺点：1)模型中所需要的电 路单元器件的数目较多，且该电路仅是一个存储单元的外围所需电路，对于大容量存储器 设计仿真中，较多的器件（电容，电阻，MOS管等）和电路节点会影响仿真时间，这样使得芯 片级仿真时仿真器负荷加重，仿真时间漫长，效率低下；从而很大程度上延长了芯片的研发 周期，增加芯片研发成本；同时，多器件及电路节点仿真使得仿真结果文件数据量大，占用 磁盘资源；2)此模型并未指明比较器的实现方式；若用MOS管实现，将会进一步增加此模型 的分立器件数；3)此模型为电路搭建方式，日后如需进行阻值改变时，仍需针对电路进行 改动，且任何功能改进都需要对电路改动，步骤复杂；4)此模型并未对状态控制中开关SI/ S1B、S2/S2B的工作原理进行说明，不明确是否还需要辅助电路。
【发明内容】
[0009] 为了解决现有的仿真模型仿真时间长、仿真负荷重，产生仿真文件大的技术问题， 本发明提供一种具有复位功能的阻变型随机存储器模型及存储方法。
[0010] 本发明的技术解决方案：
[0011] 一种具有复位功能的阻变型随机存储器模型，包括阻变存储单元、位端bl、字端 wl和源端sl，其特殊之处在于：还包括复位模块，所述阻变存储单元上设置有复位端，所述 复位模块用于在阻变存储单元在被操作之前通过复位端将存储单元复位到预先设定好的 初始阻值状态。
[0012] 还包括状态监测模块，所述阻变存储单元上设置有状态端，所述状态监测模块通 过状态端口实时反映阻变存储单元当前所处状态，并输出代表当前状态的信号。
[0013] 具有复位功能的阻变型随机存储器的存储方法，其特殊之处在于：
[0014] 1】空闲状态：阻变存储单元的可变电阻处于初始电阻值状态；
[0015] 2】复位：复位模块通过复位端，根据用户需求设定阻变存储单元的的初始电阻值 状态；
[0016] 3】存储：当阻变存储单元的位端电压V(bl)和源端电压V(si)满足：V(bl)>V(si) 且￥〇31，81)>￥1#{1，、 1{1为阻变阈值，则可变电阻将向低阻状态跳转，即实现阻变存储单元写 数据1操作；阻变存储单元的位端电压、源端电压的绝对电压差|V(bl，sl) |〈VWtt，可变电 阻将一直处于当前低阻状态，即保持存储数据1的状态；当阻变存储单元的位端电压V(W) 和源端电压V(sl)满足：V(sl)>V(bl)且V(sl，bl)>V_，可变电阻将向高阻状态跳转，即实 现对阻变存储单元的写数据0的操作；阻变存储单元的位端电压、源端电压的绝对电压差 IV(bl，si)I<VWtt，可变电阻将一直处于当前高阻状态，即保持存储数据0的状态；
[0017] 4】验证步骤3】的写操作是否正确。
[0018] 上述步骤4】具体实现为：状态监测模块通过状态端口实时反映阻变存储单元当 前所处状态，并输出代表当前状态的信号。
[0019] 本发明所具有的优点：
[0020] 1、本发明能够较为真实的反映可变电阻的在不同工作条件下的记忆或存储信息 的特性，能够可靠地应用于阻变存储器设计仿真工作。
[0021] 2、本发明中的存储单元模型提供了初始电阻复位功能（resetfunction)。利用该 功能，仿真中能够灵活的对存储单元初始电阻进行设计，从而可以在不同仿真测试序列时， 简化测试序列，减少仿真及测试时间。
[0022] 3、本发明中的存储单元模型提供了存储单元状态监测接口，利用该接口，在仿真 中可以直接监测当前可变电阻工作状态，从而方便仿真验证工作，加快仿真效率。
[0023] 4、本发明中的存储单元模型利用Verilog-a语言对模型进行了设计实现，仿真验 证，确保了仿真模型的可行性和可靠性。
【附图说明】
[0024] 图1为传统的建模方法原理图；
[0025] 其中图Ia为状态转换电路示意图，图Ib为状态转换控制电路示意图，
[0026] 图2为传统方法的电流电压关系曲线图；
[0027] 图3为本发明阻变型随机存储器模型的存储单元结构示意图；
[0028] 图4为本发明阻变型随机存储器工作曲线；
[0029] 图5为本发明阻变型随机存储器的存储方法示意图；
[0030] 图6为本发明的实施例示意图；
[0031] 图7a为对阻变型随机存储器进行写数据0操作波形图；
[0032] 图7b为对阻变型随机存储器进行读数据0操作波形图；
[0033] 图7c为对阻变型随机存