替换动态随机存取存储器中不工作金属线的方法和装置的制作方法

专利名称：替换动态随机存取存储器中不工作金属线的方法和装置的制作方法
技术领域：
本发明一般涉及到半导体集成电路器件、集成电路器件的布局、以及这些器件的制作和操作方法。更确切地说，本发明涉及一种用来提供访问半导体集成电路器件中的电路块的备用导线的装置和方法。
半导体集成电路由各包含各种各样电路元件的多个电路块组成。多个导线将各个电路元件和各个电路块连接到其它的电路元件，并将它们彼此连接。一般说来，各个电路元件和电路块包括大量高度集成和密集封装的分立部件。各个分立电路块占据了其上制作集成电路器件的半导体衬底的大部分表面面积。将电路元件和电路块彼此连接和连接到包括外部部件的其它电路元件的导线，不需要很大的表面面积。当为访问电路元件而制作的导线不能工作时，则各个电路元件不能被访问并成为无用。当用来访问整个电路块的导线不能工作时，整个电路块不能被访问并因此成为无用。当出现这种情况时，制作集成电路的大部分表面面积就被浪费了。
导线通常由诸如铜、铝或它们的合金之类的金属制成，且通常是比较长的线条，可能围绕或跨越集成电路器件中的大量电路块。由于导线将各个电路块连接到集成电路器件中的大量相对遥远的元件，故导线的长度显著地大于电路块中的部件的长度。例如，在随机存取存储器(RAM)或只读存储器(ROM)器件中，各个电路元件可以是存储器器件的存储单元。存储器器件的各个存储单元可以排列成水平行和垂直列组成的阵列。这种阵列可以被认为是电路块。在这种结构中，各个单元与该行和列中的所有其它单元共用电连接。借助于可以包括称为字线的连接于行中所有单元的水平线以及称为位线的垂直线(数据沿此线流入和流出各个单元)的数据导线，来提供电连接。当使存储器单元连接到另一个元件的数据导线有缺陷时，此存储器单元是无用的。
为了解决与有缺陷的金属导线相关的问题，一种方法可以是提供额外的电路元件，例如DRAM器件中的额外的存储器单元。利用这一方法，必须提供额外的存储器单元和相关的数据导线。但诸如存储器单元之类的有源电路元件要求很大的半导体衬底表面积。因此，在半导体集成电路器件中提供额外的电路元件的代价是牺牲了提供尺寸大大减小的器件。由于这使得同时制作在固定尺寸的衬底(例如6英寸晶片)中的集成电路器件的数目减少，故这是不可取的。因此，在半导体集成电路器件中增加额外的电路元件，可能不是提高成品率的成本上可行的方法。
随着集成电路器件中的器件层次的层数的增加，不能工作的导线的有害效应也增加。例如，对于上述的DRAM器件，当读-写线有缺陷时，则构成阵列或电路块且经由位线被连接到有缺陷的即不能工作的读出-写入线的所有各个存储器单元都变成无用。为了防止读-写线可能有缺陷的可能性，可能需要形成阵列的额外的多个单元。从这一例子可以了解，为了补偿潜在的有缺陷的导线而提供备用的电路块或元件，不总是实际可行的。
本发明的目的是提供用来访问电路块和/或电路块中的元件的备用线。本发明利用了用来确定导线是可工作还是不能工作的装置，并提供了当发现导线不能工作时用来使不能工作的导线与电路块去耦的装置以及将备用导线耦合到电路块的装置。


图1是电路图，示出了现有技术的耦合到电路块的导线；图2是电路图，示出了用来耦合到电路块的备用导线；图2A的电路图相似于图2，但包括额外的晶体管；图3是电路图，示出了用来耦合到多个电路块的备用导线；图4是电路图，示出了DRAM器件中的备用导线的变通实施例；图5是电路图，示出了利用本发明的多层次备用导线层的电路；图6是电路图，示出了可以用来替换多个潜在的不能工作的数据导线中任何一个的备用导线；以及图7是电路图，示出了用来替换多个潜在的不能工作的导线中任何一个的备用导线的另一个例子。
图1是电路图，示出了现有技术的简化示例性实施例。在图1中可以看到，导线3在二个元件之间提供了电连接。在所示的图中，导线3将电路元件1连接到电路块5。若导线3是有缺陷的即不能工作的，则电路元件1与电路块5之间将不形成连接。在一个实施例中，电路元件1可以是脱片驱动器(OCD)。可以理解，这仅仅是一个示例性实施例，且导线3可以耦合集成电路中的任何二个分立元件或电路块。还能够理解的是，“电路元件”和“电路块”被认为有非常广泛的意义，可以代表大量不同的元件。
此处所述导线通常是数据线，可包含位线、读写数据(RWD)线、列选择(CSL)线、存储单元列选择(BCSL)线、全局列选择(GCSL)线、主数据(MDQ)线、本地数据(LDQ)线、或其它位线。可以用本技术通用的任何方法来制作导线和相关的备用线。在最佳的制作方法中，导线可以由诸如铝、铝合金、铜或铜合金之类的金属来制作导线，但可以使用其它的导电膜。
在最佳的制作方法中，导电膜可以是借助于在绝缘表面上进行淀积而制作的金属膜。然后用光刻方法在制作于金属膜上的光敏涂层中显影图形。然后可以用腐蚀工艺，借助于清除被暴露的未被光敏涂层覆盖的部分金属膜，将形成在光敏膜中的图形转移到金属膜。在清除部分金属膜和光敏涂层之后，得到金属布线图形。此布线图形包括以下通常称为导线或数据导线的金属线。可以采用制作这种布线图形的变通的方法。这种变通方法的一个例子是镶嵌工艺。
典型的半导体集成电路器件由彼此连接和通过制作在淀积于各层之间的绝缘膜中的窗口连接到其它电路元件的多层这种布线图形组成。本发明被用来提供多层布线图形中的任何一层中的备用线路，借助于提供制作在一层布线图形中的备用导线，或者也可以提供采用多于一层布线图形的备用线路，以便替换另一层布线图形的不能工作的导线。
本发明涉及到制作在布线层中且相对于其它布线层的相对布局、连接方法和电路图形。本发明由于半导体器件中部件的安排而提供了备用线路，且不局限于在半导体器件中制作诸如布线图形或导线之类的部件的具体方法。
图2电路图示出了本发明的备用线路的示例性实施例。在此示例性实施例中，电路元件1被耦合到电路块5。电路元件1可以是脱片驱动器或内部电路。能够理解的是，本发明的备用线路可以同样用来耦合电路中的任何二个部件。导线2和4各被用来提供电路元件1和电路块5之间的电连接。导线4一开始经由晶体管14被耦合到电路块5，而数据导线2被用来经由晶体管12耦合到电路块5。应该指出的是，图2没有按比例绘出。实际上，导线2和4在从电路元件1到电路块5的行程中包含较长的可能跨越或围绕几个其它电路块(未示出)的线。可以用上述的任何一种金属膜来制作导线2和4，而金属膜可以包含制造半导体集成电路器件过程中形成的多层金属膜中的任何一个。在变通实施例中，导线也可以包括多晶硅线。
由于这些线较长且构造成绕行几个其它电路块或元件(未示出)，故容易发生断开或有缺陷即不能工作。此外，可能短路到其它的电路部件。在一开始排列的半导体电路中，导线4和导线2中的一个可以被用来将电路元件1一开始耦合到电路块5。
在示例性实施例中，导线4一开始将耦合电路元件1和电路块5，即在电路元件1和电路块5之间提供电连接。这是由于晶体管14一开始处于“开通”状态，提供了导线4和电路块5之间的电连接(耦合)，而晶体管12处于“关断”状态，意味着导线2一开始未被电连接(耦合)到电路块5。当晶体管的沟道导电时，晶体管被认为是处于“开通”状态。当晶体管的沟道不导电时，晶体管被认为是处于“关断”状态。在图2所示的示例性实施例中，晶体管栅上的逻辑高信号将晶体管转变为“开通”状态，而晶体管栅上的逻辑低信号将晶体管转变为“关断”状态。在图2的结构中，一开始设定的反相器锁存器10为晶体管14提供了逻辑高信号，因而使之处于“开通”状态，并为晶体管15提供了逻辑低信号，故处于“关断”状态。锁存器10由一对交叉耦合的反相器组成。
在此示例性实施例中，导线2用作待要用来耦合到电路块5的备用导线。借助于提供开关装置19和晶体管14，有可能使导线4去耦，这对于线4与相邻线之间短路的情况，或对于导线4是不能工作的情况是有利的。开关装置19还耦合备用导线2以替换导线4。在本发明的另一个示例性实施例中(如在图6和7中将要看到的那样)，可以提供开关装置来使单个备用导线能够替换从电路元件1到不同的电路块的多个导线中的任何一个。
可以用本技术所知的任何常规装置来确定导线4是可工作的还是不能工作的。不能工作的线可能是一个不连续的、包含断开的、短路于其它部件的、或有缺陷的线。在最佳实施例中，可以在线上执行电学连续性测试，也可以采用其它的测试方法。确定导线是可工作还是不能工作的简单方法可以包括下列测试。例如，参照导线4，可以确定点4A和4B之间，实际上是电路元件1和电路块5之间，导线4是否可工作。
在一个实施例中，电路元件1可以是具有三种状态输入(逻辑高、逻辑低、高阻抗)的脱片驱动器(OCD)。在电路元件1被置于其高阻抗状态之后，低电压电平可以被施加到点4A；倘若线4经由晶体管栅等而不经由可能将另一个电位施加到线上的源/漏或其它部件连接到电路块5，则可以测量点4B处的电压。接着，高电压可以被施加到点4A；则可以测量点4B处的电压。可以用本技术通用的额外的常规电路(未示出)来施加和探测此电压。这种额外的电路可以在器件外面，或可以组合到半导体集成电路器件中。若施加到点4A的电压电平未被点4B处的测量装置相应地测量到，则导线4被确定为在4A和4B二点之间不能工作。
确定DRAM中的导线是否不能工作的另一个方法是用本技术所知的方法来测量DRAM的位图。由于有缺陷的即不能工作的导线会影响位图中的数据图形，故借助于读取位图，能够确定位线、字线、或连接到OCD的导线是否不能工作。
可以理解的是，也可以采用本技术所知的任何其它的方法来确定二个有关电路元件之间的导线是可工作还是不能工作。
若导线4被确定为不能工作，则此确定的结果经由信号16被送出，将开关装置19中的熔丝18烧断。根据熔丝是否被烧断，熔丝的输出信号呈现高或低。当熔丝18被烧断时，则将锁存器10复位，使之改变状态，使耦合结构反转，并借助于经由线11关断晶体管14而使导线4与电路块5去耦，同时借助于经由线9开通晶体管12而将线2耦合到电路块5。用这种方式，响应于导线4是可工作还是不能工作的确定，导线4被去耦，而导线2被耦合。以这种方式，电路元件1现在经由导线2被耦合到电路块5。在图2所示的示例性实施例中，开关装置被示为包括单个晶体管，但可以理解的是，在变通实施例中可以采用诸如传输栅(背靠背的p沟道晶体管和n沟道晶体管)之类的其它开关装置。在另一个实施例中，可以用激光器(未示出)选择性地在熔丝点(未示出)处断开部分不能工作的线，来使不能工作的线去耦。
可以看到，用来使导线4去耦并将导线2耦合到电路块5的开关装置19，对确定导线4是可工作还是不能工作的装置进行响应。在最佳实施例中，确定导线是否不能工作的装置可以提供直接烧断熔丝的输出信号。
图2A是电路图，相似于图2的电路图，但包含额外的晶体管13和15。对于待要经由线4耦合到电路块5的电路元件1，可以看到，去耦晶体管14和15都必须开通。同样，对于待要经由线2耦合到电路块5的电路元件1，耦合晶体管12和13都必须开通。在此变通实施例中，若导线4一开始被耦合到电路块5并发现是不能工作的，则去耦晶体管15和14都被根据本发明的锁存器10关断，而耦合晶体管12和13都被开通。
对于导线4以及去耦晶体管14和15，可以理解提供多个耦合和去耦晶体管或至少将去耦晶体管置于电路块5紧邻的优点。去耦晶体管14通常被置于离电路元件1一定距离，而去耦晶体管15被置于紧邻电路元件1。借助于在电路元件1的紧邻提供去耦晶体管15，电路元件1被有效地与去耦晶体管15被关断时导线4可能与之短路的任何电路去耦。可以看到，若仅仅用晶体管14来使电路元件1与电路块5去耦，则电路元件1可能仍然与大部分导线4耦合。这样，若导线4由于例如导线4与导线6之间的不希望有的短路而与电路元件7短路，则电路元件1可能与电路元件7发生不希望有的相互作用。借助于将去耦晶体管15置于电路元件1的紧邻，电路元件1被有效地与大部分导线4去耦，从而最大限度减小了导线4与不希望有的电路元件(诸如电路元件7)之间的短路可能性。
图3是电路图，示出了图2所示电路图的变通实施例。在图3所示的实施例中，耦合于电路元件1的各个导线2和4被用来耦合到多个电路块(与图2所示的单个电路块相反)。
图3中的电路图示出了3个电路块电路块5A、电路块5B和电路块5C。导线4被用来提供到各个电路块的电连接。导线4可以被晶体管20A电连接/耦合到电路块5A，可以被晶体管20B电连接/耦合到电路块5B，并可以被晶体管20C电连接/耦合到电路块5C。同样，导线2可以被用来由晶体管21A电连接/耦合到电路块5A，导线2可以被用来由晶体管21B电连接/耦合到电路块5B，且导线2可以被用来由晶体管21C电连接/耦合到电路块5C。由于若一个导线，例如导线4，通过都处于“开通”状态的晶体管20A、20B和20C，一开始被耦合到多个电路块5A、5B和5C，且对于每个电路块来说，导线4被确定为不能工作，则响应于此确定，锁存器10可能被熔丝18馈送的开关信号复位。
当锁存器10被复位时，它就将逻辑低信号送到晶体管20A、20B和20C，从而使晶体管20A、20B和20C转变为“关断”状态，使导线4与电路块5A、5B和5C去耦。同时，锁存器10将逻辑高信号送到一开始处于“关断”状态的晶体管21A、21B和21C。结果，晶体管21A、21B和21C被改变为“开通”状态，从而使导线2耦合到电路块5A、5B和5C。以这种方式，导线2起备用线的作用。在导线4已经被确定为不能工作之后，导线2被用来提供电路元件1与电路块5A、5B和5C之间的电连接。
在变通实施例中，可以改变用来探测二个有兴趣的电路元件之间的一开始被耦合的导线是否可工作的装置。同样，也可以改变响应用来确定一开始被耦合的导线不能工作的装置的开关装置。而且，还可以改变用来将导线电连接和去耦于用于电接触的电路块的装置。除了如上所述包括在半导体集成电路中的使用开关晶体管的电装置外，也可以用激光切割或其它机械方法来完成导线的耦合和去耦，并且可以包括集成电路器件外面的元件。
例I-DRAM器件参照图4，示出了用于DRAM器件的电路图。图4示意地示出了DRAM器件中的列路径。一般说来，各个读出放大器(SA)对位线与互补位线之间的反映存储在存储器单元中的数据位的电压差进行放大。一个读出放大器(SA)经由位开关(由列选择线控制，未示出)被连接到本地数据线对LDQ。几个LDQ对中的一对，则经由MDQS晶体管被连接到主数据线(MDQ)。每个MDQ对(24A和24B，或25A和25B)上的电压差被第二读出放大器(SSA)22放大。SSA22则在RWD(读写数据)线23上输出这一信息位。RWD线23则将此位传输到芯片外驱动器(OCD)36。
仍然参照图4，例如若主数据线对MDQ24A和bMDQ24B中的一条线被确定为有缺陷(即不能工作)，则可以借助于用SMDQ25A和bSMDQ25B对替换线24A和24B对来改正此问题。可以分别利用MDQS晶体管31和33，使不能工作的线对与LDQ线对28A、28B和29A、29B去耦。备用的线对SMDQ25A和bSMDQ25B可以经由耦合晶体管SMDQS30和32被耦合到LDQ线对。这一转换(耦合和去耦)可以被常规熔丝(未示出)控制，当熔丝烧断时，如上所述使锁存器(未示出)的状态反转。导线是否不能工作的确定可以如上所述，且响应于此确定的信号可以烧断熔丝。
本发明得到的优点是，在形成半导体器件的芯片上具有备用金属线以便替换不能工作的金属线而无须提供额外的相应的备用单元。将此原理应用于DRAM器件，现有技术规定，若诸如列选择线(CSL)不能工作，可以提供备用的CSL线。备用CSL线将被激活以替换不能工作的线。但如使用常规方法所要求的那样，这一备用CSL线将访问同时提供的备用单元。本发明还用来激活备用金属线。但此备用金属线对可能已经被不能工作的金属线访问过的同一个单元进行访问。不需要备用的单元。
本发明的概念被认为是范围广泛的，并可以应用于诸如读写数据线之类的导线或诸如存储单元列选择线之类的位线的广泛范围。对于同步多存储单元DRAM，列选择线(CSL)由于数据可能不可靠而不能够在不同的存储单元之间共用。为了执行写操作，必须激活CSL。但可能接受被激活的CSL的已经激活了的存储单元，将开通位开关并输出数据。为了防止这一总线争用冲突，诸如1GB(千兆位)DRAM的DRAM将具有层状CSL结构。在层状CSL结构中，提供了二种CSL线全局CSL线(GCSL)和存储单元CSL线(BCSL)。有二个串联的位开关晶体管而不是一个位开关。第一个由BCSL控制。每个存储单元有4个BCSL线。第二位开关晶体管由GCSL控制。此信号在不同的存储单元中被共用。
当用3层金属制造工艺制作半导体DRAM器件时，GCSL线一般由相继制作的第三金属层形成。BCSL线以及GCSL是从列译码器通向单元中不同的读出放大器存储单元的金属线。BCSL和GCSL线的长度大，因而容易出现使之不能工作的开路、短路和其他缺陷。在读出放大器存储单元中，垂直的BCSL线也可以由第三层金属形成，并被连接到由第二层金属形成的水平BCSL线。若由第三金属层形成的BCSL线或由第二金属层形成的BCSL线中的一个被证明不能工作，则本发明提供了用诸如结合非层状结构所述的备用金属线来替换层状结构中的任何这种线。
应该理解的是，本发明同样能够应用于DRAM以外的半导体器件，并同样能够应用于由多层金属工艺中的各种各样的金属层制作的各种各样的导线。
图5电路图示出了本发明应用于层状结构中的多层时的概念。虚线表示待要与电路元件40连接的第一电路块41。导线42和44各被用来分别利用晶体管46和47将电路元件40耦合到电路块41。如前述实施例那样，二个导线中的一个一开始被电连接/耦合到电路块41。若一开始耦合的线被确定装置(未示出)发现为不能工作，则各个装置响应于确定装置，将信号51馈送到熔丝52，引起锁存器49改变状态，将耦合结构反转，并使有缺陷即不能工作的线(导线42或44)去耦，且利用相关的晶体管将其他“备用”导线电耦合到电路块41。除了为访问电路块41提供的备用线路外，还在电路块41中提供了根据本发明的备用线路。
在电路块41中，电路元件40与电路元件43之间需要电连接。不管导线42还是导线44被电耦合到电路块41，导线58都提供成耦合到电路块41中的电路元件43。在应用于诸如DRAM的半导体存储器器件的示例性实施例中，电路块41可以包含存储单元组成的阵列，而电路元件43可以包含阵列中的存储器子块。线53和54可以是MDQ线这样的数据导线。
可以用数据导线53或数据导线54将数据导线58耦合到电路元件43。在一个实施例中，可以利用处于“开通”状态的晶体管55，将数据导线53一开始耦合到电路元件43。一开始，晶体管56处于“关断”状态，使数据导线54与电路元件43去耦。若数据导线53被本技术所用的如上所述的常规确定装置发现为不能工作，则各个装置响应于确定装置，将信号62馈送到熔丝63，使锁存器60复位，从而使线53去耦并将数据导线54耦合到电路元件43。用晶体管56来实现数据导线54到电路元件43的耦合。以这种方式，可以看到，本发明的备用线路能够应用于层状结构中的多层。
如结合上述各图描述所指出的那样，利用本发明备用线路的导线42和44以及53和54没有按比例绘制。相反，这些线都较长且易于带有缺陷，使之成为不能工作。还应该指出的是，此电路图被认为仅仅是示例性的，目的是说明本发明的备用线路。实际上，可以用多层导电层来形成半导体器件，且由于为由组成半导体器件的不同的导电层构成的元件之间的交错的电连接图形而制作在衬底中的多层金属化和晶体管，而可能在每个层中形成多个备用线路。
图6电路图示出了能够用来替换大量导线中的任何一个的单个备用导线。分别利用导线70、73、76和79，电路元件65、66、67和68一开始分别被耦合到电路块101、102、103和104。利用被晶体管71B耦合到电路块101的导线70，以及利用处于“开通”状态的晶体管71A和71B，方便了电路元件65到电路块101的耦合。利用被晶体管74B耦合到电路块102的导线73，以及利用处于“开通”状态的晶体管74A和74B，方便了电路元件66到电路块102的耦合。利用被晶体管77B耦合到电路块103的导线76，以及利用处于“开通”状态的晶体管77A和77B，方便了电路元件67到电路块103的耦合。最后，利用被晶体管80B耦合到电路块104的导线79，以及利用处于“开通”状态的晶体管80A和80B，方便了电路元件68到电路块104的耦合。
若导线70、73、76或79中的任何一个被本技术所知的如上所述的确定装置发现为不能工作，则本发明的备用线路提供备用导线88来替换上述的任何导线。例如，若导线76被确定为不能工作，则响应这一确定，开关信号(未示出)将被送到锁存器I3。此开关信号将使锁存器I3复位，关断晶体管77A和77B，从而使导线76和电路元件67与电路块103去耦。锁存器I3还送出使晶体管78A和78B“开通”的逻辑高信号，从而将导线88和电路元件67耦合到电路块103。各利用导线88作为备用线，相同的情况同样可以应用于导线70、73或79。以这种方式，可以看到，由于不对每个潜在的不能工作的导线要求相应的备用导线，故实现了本发明的进一步优点。相反，可以看到，对于多个线，单个备用线可以被用来替换任何一个不能工作的线。
图7示出了具有可用来替换可能不能工作的多个其它导线中的任何一个的单个备用线的变通结构的示例性实施例。在图7中，备用导线95可用来替换导线93或94，以便分别提供单个电路元件90与各个电路块91和92之间的电连接。
利用导线93，电路元件90一开始被电连接/耦合到电路块91。利用导线94，电路元件90一开始还被耦合到电路块92。若线93或94中的任何一个被确定为不能工作，则备用导线95可用来替换线93和94中的任何一个，以分别提供到电路块91或92的连接。确定导线是否不能工作的装置以及使不能工作的线去耦和耦合可用的备用导线的装置，如结合上述示例性实施例所述。图7所示的电路还包括如结合图2A所述的多个耦合晶体管和多个去耦晶体管的部件。
对于图7中的电路元件90与电路块91之间的电连接，例如，可以利用导线93，一开始将电路元件90耦合到电路块91。若发现导线93不能工作，则响应于这一确定，信号使熔丝85改变锁存器83的状态，反转一开始的耦合结构，从而关断晶体管96A和96B，以便使电路元件90与导线93去耦，并使导线93与电路块91去耦。同样，耦合晶体管97A和97B都将被开通，以便将导线95，从而将电路元件90，电耦合到电路块91。去耦晶体管96A位于OCD90紧邻，并提供与结合图2A的去耦晶体管15所述相同的优点。在变通实施例中，可以使用单个去耦晶体管，并最好将其置于电路元件90的紧邻，以便使电路元件90与不能工作的导线去耦，从而得到如结合图2A所述那样的结果。
上述各个实施例被用来说明本发明的一些各种各样的实施例，不是用来限制本发明的范围或构思。此备用线路可以应用于种类无限的半导体器件，且不局限于此处所述的DRAM器件的示例性实施例。各个部件的具体安排可以改变而不超越本发明的范围。探测一条线是否不能工作的装置、将备用金属线耦合到电路块的装置、以及使有缺陷的金属线去耦的装置，不局限于此处所述的装置。相反，在本发明的范围内可以使用额外的装置。在本发明的任何电路安排中，可以包括采用多个耦合和去耦晶体管的部件、以及在电路元件紧邻提供去耦晶体管以便使电路元件与不能工作的线去耦并最大限度减小对电路元件有不利影响的与另一个部件短路的可能性的部件。所述电路块和电路元件被认为通常描述半导体集成电路中的元件。因此，它们可以包括存储器单元、存储器单元阵列、或制作在半导体器件中的任何其它电路元件。
虽然此处参照某些具体例子进行了描述，但本发明不局限于所示的细节。相反，可以在等效于权利要求的范围内，对细节作出各种各样的修正而不超越本发明的构思。本发明的范围由所附权利要求表示。
权利要求
1．一种半导体器件，它包含半导体集成电路中的电路块；电耦合到所述电路块的导线；用来电耦合到所述电路块的其它导线；用来确定所述导线是可工作还是不能工作的第一装置；用来使所述导线与所述电路块电去耦的第一开关；以及用来将所述其它导线耦合到所述电路块的第二开关。
2．权利要求1的半导体器件，其中所述第一开关和所述第二开关各响应于所述第一装置。
3．权利要求1的半导体器件，其中所述电路块包含电路元件；电耦合到所述电路元件的电路导线；用来电耦合到所述电路元件的其它电路导线；用来确定所述电路导线是可工作还是不能工作的第二装置；用来使所述电路导线与所述电路元件电去耦的第三开关；以及用来将所述其它电路导线耦合到所述电路元件的第四开关。
4．权利要求3的半导体器件，其中所述第三开关和所述第四开关各响应于所述第二装置。
5．权利要求1的半导体器件，其中所述电路块包含多个电路元件；各电耦合到所述多个电路元件的相应电路元件的多个第一电路导线；用来电耦合到所述多个电路元件的任何一个电路元件的其它电路导线；用来确定各个第一电路导线是可工作还是不能工作的第二装置；用来使相应的第一电路导线和与其相应的电路元件电去耦的多个第三开关；以及用来将所述其它电路导线耦合到所述多个电路元件的任何一个电路元件的第四开关。
6．权利要求1的半导体器件，其中所述导线和所述其它导线，各由所述半导体集成电路制造过程中原先制作的同一金属膜制成。
7．权利要求1的半导体器件，其中所述第一开关包括激光束。
8．权利要求1的半导体器件，其中所述第一开关和所述第二开关各包括电学元件。
9．权利要求1的半导体器件，其中所述第一开关和所述第二开关各包括制作在所述半导体集成电路中的晶体管。
10．权利要求1的半导体器件，其中所述第一开关包括至少一个去耦晶体管。
11．权利要求10的半导体器件，其中所述第一开关还包括熔丝。
12．权利要求10的半导体器件，还包含耦合到所述导线和所述其它导线的电路元件。
13．权利要求12的半导体器件，其中所述电路元件包含脱片驱动器。
14．权利要求12的半导体器件，其中所述至少一个去耦晶体管中的至少一个位于所述电路元件紧邻，以便使所述导线去耦。
15．权利要求1的半导体器件，其中所述第二开关包括至少一个去耦晶体管。
16．权利要求15的半导体器件，其中所述第二开关还包括熔丝。
17．权利要求1的半导体器件，还包含含有所述第一开关和所述第二开关的锁存器。
18．权利要求1的半导体器件，其中所述第一装置包括用来执行测试以确定施加到一段所述导线的电压是否在另一段所述导线处被读出的电测试器件以及用来送出所述确定结果的输出装置。
19．权利要求3的半导体器件，其中所述导线和所述其它导线各包含主数据线，所述电路导线和所述其它电路导线各包含本地数据线，而所述半导体集成电路包含DRAM器件。
20．权利要求1的半导体器件，其中所述导线和所述其它导线各包含位线。
21．权利要求1的半导体器件，其中所述半导体集成电路是DRAM器件，且各个所述导线和所述其它导线包含列选择线。
22．权利要求3的半导体器件，其中所述半导体集成电路是DRAM，各个所述导线和所述其它导线包含全局列选择线，而各个所述电路导线和所述其它电路导线包含列选择线。
23．一种半导体器件，它包含半导体集成电路中的多个电路块；各电耦合到所述多个电路块的相应电路块的多个第一导线；用来电耦合到所述多个电路块的任何一个所述电路块的其它导线；用来确定各个所述第一导线是可工作还是不能工作的第一装置；用来使相应的第一导线和与其相应的电路块电去耦的多个第一开关；以及用来将所述其它导线耦合到所述多个电路块的任何一个电路块的第二开关。
24．权利要求23的半导体器件，还包含利用相应的第一导线，各耦合到所述多个电路块的相应电路块的多个电路元件，且各电路元件进一步耦合到所述其它导线。
25．权利要求24的半导体器件，其中各第一开关包括去耦晶体管。
26．权利要求25的半导体器件，其中各去耦晶体管被置于电路元件紧邻，以便使相应的导线去耦。
27．权利要求23的半导体器件，还包含耦合到所述多个第一导线和所述其它导线的电路元件。
28．权利要求27的半导体器件，其中所述电路元件包含脱片驱动器。
29．权利要求23的半导体器件，其中所述多个电路块的至少一个电路块包含多个电路元件；各电耦合到所述多个电路元件的相应电路元件的多个第一电路导线；用来电耦合到所述多个电路元件的任何一个电路元件的其它电路导线；用来确定各个所述第一电路导线是可工作还是不能工作的第二装置；用来使相应的第一电路导线和与其相应的电路元件电去耦的多个第三开关；以及用来将所述其它电路导线耦合到所述多个电路元件的任何一个电路元件的第四开关。
30．权利要求23的半导体器件，其中所述第一开关和所述第二开关各响应于所述第一装置。
31．一种电访问半导体集成电路器件中的电路元件的方法，它包含下列步骤(a)在集成电路器件中提供电路元件；(b)提供多个导线，所述多个导线中的第一导线被电耦合到所述电路元件；(c)确定所述第一导线是否不能工作；以及(d)若所述第一导线被确定为不能工作，则(ⅰ)使所述第一导线与所述电路元件电去耦；以及(ⅱ)将所述多个导线的第二导线耦合到所述电路元件。
32．权利要求31的方法，其中所述步骤(d)包括将熔丝烧断，以便使所述第一导线去耦并耦合所述第二导线。
33．权利要求31的方法，其中所述步骤(d)包括使锁存器复位，以便使所述第一导线去耦并耦合所述第二导线。
34．一种访问半导体集成电路器件中的多个电路元件的方法，它包含下列步骤(a)在集成电路中提供多个电路元件；(b)提供多个第一导线，各个第一导线被耦合到所述多个电路元件的相应的电路元件；(c)提供额外的导线；(d)确定各个第一导线是否不能工作；以及(e)若所述多个第一导线中的一个第一导线被确定为不能工作，则(ⅰ)使所述不能工作的第一导线和与其相应的第一电路元件去耦；以及(ⅱ)将所述额外的导线耦合到所述第一电路元件。
35．权利要求1的半导体器件，其中所述第一装置包括电学测试装置。
全文摘要
一种半导体集成电路器件,它包括用来替换不能工作的连接到电路块的金属线的备用金属线。本发明还包括使有缺陷的即不能工作的数据导线和与其连接的电路块去耦,并用备用线借助于将其耦合到同一个电路块而替换有缺陷的数据导线的方法。不需要备用的导电块。备用金属线可以被用于集成电路器件中的层状结构的多层中。
文档编号G11C16/06GK1288262SQ0010822
公开日2001年3月21日 申请日期2000年4月30日 优先权日1999年5月5日
发明者桐畑外志昭, 格哈德·穆勒 申请人:国际商业机器公司, 英芬能技术北美公司