包括多电平单元的非易失性存储器设备和系统及方法

专利名称：包括多电平单元的非易失性存储器设备和系统及方法
技术领域：
本发明涉及电子领域，且更具体地，涉及在非易失性存储器中的多电平 单元和操作在非易失性存储器中的多电平单元的方法。
背景技术：
支持多个编程状态的EEPROM单元通常被称为多电平单元(multi-level cell, MLC)。如图1所示，支持擦除状态和三个不同的编程状态的MLC进 行操作从而每个单元存储两个数据比特。具有每个单元两个数据比特的MLC 的这些和其j也方面在Takeuchi等的题为"A Multipage Cell Architecture for High-Speed Programming Multilevel NAND Flash Memories", IEEE Journal of Solid隱State Circuits, 33巻，No.8， 1228-1236页，8月(1998)中公开。共同 受让的美国专利No.5，862,074和5,768,188还公开了在NAND型配置中排列 的多电平EEPROM单元的方面，其公开通过引用而被合并于此。
进一步如图1所示，可以使用所示的不同的阈值电压来读取由MLC支持 的不同状态。例如，如果该单元被编程到状态1,则施加Vi和V2之间的阈值 电压将理想地激活MLC。另外，使用所示的不同的阈值电压可以将其他状态 与第一状态区分。
如图2所示，在使用MLC中可能出现的问题之一是，由于MLC被用于 存储信息的多个比特(诸如4比特MLC),因此可能另外出现在不同状态之 间的裕量(margin)可能减少，以至于可用于用来区分对于不同状态的阚值 电压的裕量更少。另外，多种外部因素(诸如耦合和泄漏等等)可能进一步 增加状态的阈值电压的分布。如图2所示，在不同状态中激活单元的阈值电 压的分布可能如高亮区域所示地重叠。不同状态的阈值电压中的该重叠可能 导致当读取MLC时发生错误。

发明内容
多电平单元
的非易失性存储器设备和系统以及操作它们的方法。依据这些实施例，操作
多电平非易失性存储器设备的方法可以包括存取被存储在所述设备中的、 与读取电压相关的数据；和响应于对多电平非易失性存储器设备的读取操作 来修改被施加到多个多电平非易失性存储器单元的读取电压，以区分由所述 单元存储的状态。
在根据本发明的一些实施例中，操作多电平非易失性存储器设备的方法 可以包括接收读取操作以从与字线相关的多个多电平非易失性存储器单元中 读取数据。向字线施加其范围在对于第一状态的读取电压上限与对于紧邻于 第一状态的第二状态的读取电压下限之间的初步读取电压。确定所述初步读 取电压中的哪个激活了最小数量的所述多个多电平非易失性存储器单元，以 提供区分所述第一和第二状态的读取电压。向所述字线施加所述读取电压， 以读取所述多个多电平非易失性存储器单元来执行读取命令。


图1是支持四个不同状态的2-比特MLC的多电平单元(MLC)的阈值 电压分布的示意图。
图2是能够存储8个状态的MLC的阈值电压分布的示意图，其中耦合、 泄漏等等可能导致不同状态的阈值电压重叠。
图3是图示在根据本发明的一些实施例中的、使用由读取电压调整电路 修改的且被提供给高电压发生器电路的读取电压而存取的MLC的阵列的方 块图。
图4是在根据本发明的一些实施例中的、由具有阚值电压的重叠分布的 MLC所存储的多个相邻状态和用于区分相邻状态的所选的修改后读取电压 的示意图。
图5是在根据本发明的一些实施例中的、用于在受MLC中的数据比特的 高密度编程影响的MLC中的两个相邻状态的阈值电压的分布、和被施加到 MLC来确定用于区分状态的修改后读取电压的 一个范围的初步电压的示意图。
图6是图示在根据本发明的一些实施例中、读取电压调整电路通过向 MLC施加该范围的初步电压来确定》,改后读取电压以减少由于阈值电压的 重叠分布而导致的错误的可能性的操作的流程图。
图7和图8是图示在根据发明的一些实施例中的、读取电压调整电路确
定多个MLC中的哪个响应于初步电压范围内的一皮施加的初步电压而^C激活 的操作的流程图。
图9是在根据本发明的一些实施例中、被用于对在4-比特MLC非易失 性存储器中存储了表示不同状态的数据的MLC进行存取的阈值电压的分布 的示意图，其中该数据被组织为四个逻辑页。
图IO是图示在根据本发明的一些实施例中、读取电压调整电路基于每个 状态和每页来确定由高电压发生器电路施加的读取电压的操作的流程图。
图ri是根据本发明的一些实施例中、包括非易失性存储器设备的存储卡 的示意图。
图12是包括如参考图11所描述的存储器控制器和非易失性存储器1110 的存储器系统的示意图。
具体实施例方式
此后参考附图更充分地描述本发明，其中，通过示例来示出本发明的实 施例。但是，本发明可以以许多不同的形式实现，而不应该被构造为局限于 在此阐述的示范实施例。而是，提供这些示范实施例以便该公开更彻底和完 整，且向本领域技术人员充分转达本发明的范围。
应当理解，当元件被称为被"连接于"、"耦接于"或"响应于"(和/或 其变型)另一元件时，它可以直接连接于、耦接于或响应于其他元件，或可 能出现中间元件。相反，当元件被称为被"直接连接于"、"直接耦接于"或 "直接响应于"(和/或其变型)另一元件时，不存在中间元件。全文中相同 的编号涉及相同的元素。如在此使用的，术语"和/或"包括一个或多个相关 的所列项目的任意和所有组合，且可以被简化为"/"。
应当理解，虽然在此可能使用术语第一、第二、第三等等来描述各种元 件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不 应该被这些术语限制。这些术语仅用于区分一个元件、组件、区域、层或部 分与另一元件、组件、区域、层或部分。因此，在不脱离本发明的教导的情 况下，以下讨论的第一元件、组件、区域、层或部分可以被称为第二元件、 组件、区域、层或部分。
在此使用的术语学仅用于描述具体实施例的目的，且不意欲成为对本发明的限制。如在此使用的，单数形式"一"、"一个，，和"这个"也意欲包括 复数形式，除非文章另外清楚地指示并非如此。还应当理解，术语"包括" 和/或"包含"(和/或其变型)，当被使用在本说明书中时指定宣称的特征、整 数、步骤、操作、元件和/或组件的出现，但不排除一个或多个其他特征、整 数、步骤、操作、元件、组件和/或其组的出现或添加。相反，术语"由......
组成"(和/或其变型)当被使用在本说明书中时指定宣称数量的特征、整数、 步骤、操作、元件和/或组件，且排除另外的特征、整数、步骤、操作、元 件和/或组件。
除非另外定义，否则在此使用的所有术语(包括技术和科学术语)具有 与本发明所属本领域技术人员普遍理解的相同的意思。还应当理解，诸如普
环境中的意思相 一致的意思，且不应当以理想化或过分形式化的含义来解释， 除非在此如此表述地定义了 。
如在此详细描述，根据本发明的实施例可以提供一种非易失性存储器设
备，其包括使用读取电压存取的多电平单元(MLC)，该读取电压基于递增读 取电压的施加而被修改以确定用于区分由MLC存储的状态的优选电压电平。 例如，在根据本发明的某些实施例中，MLC可以被用于存储16个不同的状 态(即4比特的数据)。
如本发明人所理解，当MLC被用于存储许多状态时，与当在MLC中存 储相对少的状态时相比，对于不同状态的阈值电压的分布可能增加。因此， 与不同状态(具体地是彼此紧邻的状态)相关的阈值电压的分布可能互相重 叠，以至于被用于存储例如第5个状态的MLC可能响应于将另外落入对于第 4状态的阈值电压的额定范围内的阈值电压而被激活。如果不解决，则这种 现象将导致在读取操作期间的错误。因此，如本发明人所理解，修改用于存 取MLC的读取电压可以减少存储紧邻的状态的MLC被错误地激活的可能 性。
在根据本发明的一些实施例中，响应于被提供给多电平非易失性存储器 设备的每个读取操作来修改被施加到MLC的读取电压。例如，在根据本发明 的一些实施例中，非易失性存储器设备可以在提供所请求的数据之前确定最 可能要被用于区分状态的读取电压。
在根据本发明的另 一实施例中，可以通过向与单元相关的字线施加某一
范围的初步读取电压来提供被用于存取MLC以区分状态的读取电压。该初步 读取电压的范围可以在由MLC存储的第一状态(即与较低阈值相关的状态) 的读取电压上限到与第一状态紧邻的第二状态(即，具有与其相关的、比与 第一状态相关的阈值电压大一点的阈值电压的状态)的读取电压下限。
在施加该范围的初步读取电压期间，读取电压调整电3各可以确定这些初 步读取电压中的哪个激活了最小数量的MLC。与最小数量的MLC的激活相 关的读取电压可以被用作区分第一和第二状态的读取电压。然后，读取电压 调整电路可以在高电压发生器电路中存储所确定的读取电压，该高电压发生 器电路被用于响应于读取操作而向MLC阵列施加所存储的读取电压。
另外，如上面简短描述，读取电压调整电路可以在随后的读取操作期间 修改由高电压发生器电路存储的读取电压。因此，响应于读取操作来修改读 取电压可以提供连续调节(tune)的读取电压，其增加了响应于读取操作而 激活仅存储特定状态的那些单元的可能性。
在根据本发明的另一实施例中，读取电压调整电路可以通过在确定多少 MLC产生不同于紧随之后的读取的数据(即，由MLC产生的多少比特已经 跳变)期间使用每个递增的初步读取电压来存取MLC,以确定在初步电压范 围内被激活的最小数量的MLC。然后，可以比较对于每个循环(cycle)的跳 变比特的数量，以确定哪个读取电压产生了最小数量的被激活的MLC。然后， 与该最小数量的被激活的MLC相关的读取电压可以被用作对于该特定状态 的读取电压。
在根据本发明的另 一实施例中，读取电压调整电路可以通过使用递增的 初步读取电压来存取MLC并检查对于每个递增而激活了多少MLC，来确定 最小数量的被激活的MLC。再次，然后读取电压调整电路可以确定哪个递增 的电压激活了最少的MLC。然后，与最少激活的MLC相关的初步读取电压 可以被用来提供用于随后的读取操作的读取电压。
图3是在才艮据本发明的一些实施例中的MLC非易失性存储器设备的示意 图。设备100包括MLC阵列110，其包括以行lll、 112……113排列的多个 MLC。 MLC的每行耦接于由行译码器电路170 (有时被称为X译码器电路) 驱动的各个字线。
行译码器电路170可以响应于由高电压发生器电路160提供的控制电压 来控制在每行111-113中的MLC的激活。具体地，高电压发生器电路160可
以提供验证电压Vve,、读取电压Vread、和编程电压Vprogram。高电压发生器 电路160可以响应于由响应于从设备100外部提供的信号而操作的命令寄存
器和控制逻辑电路150提供的控制信号，来控制行译码器电路170。
MLC阵列IOO还被耦接于页緩冲器电路120，该页緩冲器电路120存储 响应于由高电压发生器电路160提供的控制信号而从MLC的行111-113存取 的数据。由页缓沖器电路120存储的数据被提供给列选通电路130 (有时被 称为Y选通)，该列选通电路130操作以向读取电压调整电路140提供来自 页緩沖器电路120的所选数据。
读取电压调整电路140操作以响应于读取操作而修改被施加到阵列110 中的MLC的读取电压，以区分由MLC存储的状态。具体地，读取电压调整 电路140可以向高电压发生器电路160提供读取电压，以修改由高电压发生 器电路160施加到阵列110中的MLC的读取电压。
另外，读取电压调整电路140还可以向行译码器电路170提供行地址， 以控制MLC的行111-113中的哪个使用由高电压发生器电路160提供的读取 电压而被存取。进而，当由MLC的所选行111-113提供使用读取电压而存取 的数据时，该数据被提供给页緩冲器电路120。进而，页緩冲器电路120向 列选通电路130提供数据，该列选通电路130在来自读取电压调整电路140 的列地址的控制下提供所选数据。然后，读取电压调整电路140可以使用读 取电压来检查由MLC的所存取的行提供的数据，以确定该读取电压是否是将 减少错误的可能性的那个。
另外，在操作期间，读取电压调整电路140可以重复地递增被提供给高 电压发生器电路160的读取电压，并进而检查由MLC的所存取的行产生的数 据，以确定该特定读取电压是否激活了最小数量的MLC。 一旦读取电压调整 电路140确定激活了最小数量的MLC的读取电压，则对应的读取电压可以被 存储在高电压发生器电路160的寄存器161中，以在响应于读取操作而存取 MLC中使用。
应当理解，在根据本发明的一些实施例中，可以由读取电压调整电路140 周期性地更新被存储在寄存器161中的读取电压。在根据本发明的其他实施 例中，读取电压调整电^各140可以响应于被提供给设备100的每个读取操作 而修改用于存取MLC的读取电压。
图4是与由MLC存储的对于理想化情形以及如下情形的各个状态的相对
应的阈值电压的分布的示意图其中MLC受泄漏和耦合等等影响而产生由本 发明人所理解的重叠的阈值电压。具体地，分布ll、 21和31分别表示与存 储了状态l、 2和3的MLC相关的阈值电压的理想化分布(ST1-ST3)。
分布10、 20和30分别表示当MLC存储更多的状态时、对于每个状态 ST1-ST3的阈值电压的递增的分布。如所示，与状态ST1相关的阈值电压的 分布的较高区域重叠于与状态ST2相关的分布20的较低区域。另夕卜，与状态 ST2相关的阈值分布20的较高区域重叠于与状态ST3相关的阈值电压的分布 的较低区域。在根据本发明的一些实施例中，读取电压Vrcn被施加到MLC以 区分存储状态ST1的MLC和存储状态ST2的那些MLC。
如本发明人所理解，读取电压Vrdl近似位于在分别与状态ST1和ST2相
关的阈值电压10和20的各个分布中的重叠的交叉处。另外，Vrdi是当从仅
与ST1相关的较低阈值电压开始递增读取电压直到仅与状态ST2相关的阈值 电压时将可能激活最小数量的MLC的读取电压。
另外，读取电压Vw被用于存取MLC以区分存储状态ST2和ST3的 MLC。如所示，读取电压Vrd2位于分别与状态ST2和ST3相关的阚值分布 20和30的交叉处。如参考V^n所述，可以通过从仅与状态ST2相关的那些 读取电压开始递增地增加读取电压并继续到^l与状态ST3相关的读取电压而
存取MLC来确定电压Vrd2。因此，读取电压Vrd2是当通过上述范围递增读取
电压时将可能激活最小数量的MLC的那个电压。
另外，读取电压V如和Vrd2可以被存储在高电压发生器电路160中，且
可以在读取操作期间被施加到由寻址而选择的、MLC的所选行。另外，这些 读取电压可以被用于区分状态ST1、 ST2和ST3,因此，寄存器161可以存 储多个读取电压，其中每个读取电压可以与区分特定状态相关。
图5是在根据本发明的一些实施例中、与状态ST1和ST2相关的阈值电 压的分布、和由读取电压调整电路140所施加以确定哪个初步电压激活了两 个紧邻的状态ST1和ST2之间的最小数量的MLC的递增初步读取电压的示 意图。
具体地，分布200和210分别表示与状态ST1和ST2相关的阈值电压的 理想化分布。另外，分布205和215表示在已经编程了 MLC之后也分别与状 态ST1和ST2相关的阈值电压的更宽分布。如图5所示，电压Vver一是与状 态ST1相关的验证电压，而电压V職fy2是与状态ST2相关的验证电压。应当
理解，在根据本发明的一些实施例中，施加Vverify,和Vve吻2之间的读取电压 可以仅激活存储状态1的MLC。但是，在根据本发明的一些实施例中，在由
分别对于状态ST1和ST2的分布205和215来表示用于MLC的阈值电压的
分布的情况下，存储状态ST2的MLC中的一些可以被小于V^ify2的读取电
压激活。
因此，读取电路调整电路140向与MLC相关的字线施加在对于第一状态 ST1的读取电压上限(即图5中的Vo)与对于第二状态ST2的读取电压下限 (即图5中的V,o)之间的一个范围的初步读取电压。在每个递增的初步读取 电压的施加期间，读取电压调整电路140可以监一见响应于该初步读取电压而 被激活的MLC的数量。
还参考图5,读取电压调整电路140将开始从V。开始的该范围的初步读 取电压的施加，并确定响应于其而被激活的MLC的数量。随后，读取电压调 整电路140重复地递增初步读取电压，以提供在区域2-10中的每个中的读取 电压，并进而确定响应于这些分离的初步读取电压的每个而激活了多少个 MLC。如图5所示，在根据本发明的一些实施例中，在V4和Vs之间的读取 电压可以激活最小数量的MLC。因此，在这样的实施例中，读取电压调整电 路140可以响应于读取操作来选择在V4和Vs之间的电压，用作在被包括在 高电压发生器电路160中的寄存器161中的读取电压。
图6是图示在根据本发明的一些实施例中的、结合了图3所示的高电压 发生器电路160和MLC阵列110的读取电压调整电路140的操作的流程图。 根据图6,操作从读取电压调整电路140经由高电压发生器电路160向阵列 110中的MLC施加在初步电压范围内的初始初步读取电压开始(块605 )。
应当理解，初步电压范围以及用于对于每个确认而增加的初步电压的(多 个)增量在此可以被存储在设备100中，且可以在制造设备期间提供。例如， 在根据本发明的一些实施例中，初始值(即对于图5所示的第一状态的读取 电压上限)以及对于图5所示的第二状态ST2的读取电压下限被存储在设备 100中。另外，可以为能够被MLC存储的每个状态指定这些电压的每个。具 体地，读取电压上限和读取电压下限将对于每一对紧邻的状态而不同。例如， 下一紧挨着的较大状态S3和S4将与对于第二状态的读取电压上限以及对于 第四状态的读取电压下限相关。
读取电压调整电路140向MLC施加初步读取电压，进而MLC可以依赖于与特定状态相关的阔值电压的分布来激活一定数量的MLC(块610)。然后， 读取电压调整电路140确定响应于初步读取电压的施加而被激活的MLC的数 量(块615)。
如果读取电压调整电路140确定当前初步读取电压不是初步读取电压范 围中的最后一个初步读取电压(块620),则读取电压调整电路140递增初步 电压到初步电压范围内的下一电压(块625 )，于是操作继续到块610。
但是，如果读取电压调整电路140确定当前初步读取电压是在初步读取 电压范围中的最后一个初步读取电压(块620),则读取电压调整电路140确 定在初步电压范围内哪个初步电压激活了最小数量的MLC (块630)。例如， 如图5所示，在该范围内从V4到V5的增量导致要激活最小数量的MLC。因 此，在根据本发明的一些实施例中，上述测试的将由高电压发生器电路160 施加以区分由初步电压范围分离的两个具体状态的读取电压被标识为在V4
到Vs之间。在根据本发明的一些实施例中，可以通过采用V4到V5之间的中
间点来确定在该范围内的读取电压。还可以使用其他技术。
在响应于读取操作而确定将由高电压发生器电路160使用的读取电压之 后，读取电压调整电路140在被包括在高电压发生器电路160中的寄存器161 中存储所选的读取电压(块635 )。
图7是图示在根据发明的一些实施例中的、用于确定在初步电压范围的 单个增量内被激活的MLC的数量的读取电压调整电路140的操作的流程图。 具体地，读取电压调整电路140使用第一初步读取电压来读取MLC,以从 MLC提供第一数据(块705)。该第一初步读取电压被递增(块710)，以提 供在初步电压范围内的第二初步读取电压。
然后，读取电压调整电路140使用递增的初步读取电压(即第二读取电 压)来读取MLC,以从MLC提供第二数据(块715)。然后，读取电压调整 电路140确定来自MLC的、在第一和第二数据之间跳变的比特的数量，以提 供分别在上述块710和715中讨论的第一和第二初步读取电压之间被激活的 MLC的数量(块720)。因此，在图7中所述的操作图示了如上面参考图6 所述的、读取电压调整电路140如何确定在初步电压范围内的单个间隔中被 激活的MLC的数量。
图8是图示在根据本发明的一些实施例中的、读取电压调整电路140确 定在初步读取范围的单个增量中被激活的MLC的数量的操作的流程图。根据图8，读取电压调整电路140使用第一初步读取电压来读取MLC，以提供第 一数据(块805 ),且第一初步读取电压被递增以提供第二初步读取电压(块 810)。然后，读取电压调整电路140使用第二初步电压来读取MLC(块820)。
然后，读取电压调整电路确定在第 一和第二数据之间被激活的数据比特 的数量，以提供在第一和第二初步读取电压之间被激活的MLC的数量(块 825 )。因此，在根据本发明的一些实施例中，图8所示的操作可以被读取电 压调整电路140用来确定如上面参考图5所示的、在初步电压范围的单个增 量内被激活的MLC的数量。
图7和图8所示的操作可以被读取电压调整电路140用来确定在如图5 所示的初步电压范围Vo-Vi。的每个中被激活的MLC的数量。另外，然后， 读取电压调整电路140可以比较在这些增量的每个中被激活的MLC的数量， 以整体地确定在根据本发明的一些实施例中的初步读取电压中的哪个导致了 最小数量的MLC被激活。
图9是在根据本发明的 一些实施例中的、根据分离的逻辑页的、与由MLC 存储的不同状态相关的阈值电压的分布的示意图。具体地，图9所示的状态 可以被逻辑地组织为第一到第四页，其中每个页表示由MLC存储的数据比 特。例如，图9所示的第一到第四页可以表示每个MCL的总共16个状态(即 4比特的存储)。
另外，可以与其它页分离地存取每个页中存储的每个比特。例如，发给 图3所示的MLC阵列110的读取操作可以被执行为对于MLC的4个分离的 存取，其中，例如，首先存取第一页(即LSB)，然后连续地存取第二、第三 和第四页。另外，可以使用如上面参考图3-8所述而确定的不同的读取电压 来存取每个页。具体地，可以由读取电压调整电路140来确定在每页中所示 的紧邻的状态的每个之间的读取电压，以便减少当MLC被用于存储相对较高 密度的数据(即16个状态)时所引起的错误的可能性。因此，这里的高电压 发生器电路140和寄存器161可以存储每个读取电压(对于第二页的 Vrd20-Vrd22、对于第三页的Vrd30-Vrd36和对于第四页的Vrd40-Vrd414 )。
图IO是图示在根据本发明的一些实施例中的、读取电压调整电路存取在 MLC中存储的数据以及对于由MLC存储的紧邻的状态的每个确定读取电压 的操作的流程图。根据图10,操作开始于MLC的第一页(块1005 X编程数 据被编程到MLC内的当前页(块IOIO)，且当前页内的操作开始于当前页内
的第一状态(块1015)。操作开始于对于当前状态的初步读取电压范围内的 第一初步读取电压(块1020)。
读取电压调整电路140确定在当前初步电压范围内被激活的MLC的数量 (块1025 )。如果然后读取电压调整电路140确定在该范围内的当前增量不 是最后增量(块1030),则当前初步读取电压被递增(块1035 ),以提供将由 读取电压调整电路140使用的下一初步读取电压。但是，如果读取电压调整 电路140确定当前初步读取电压是该范围内的最后增量(块1030),则读取 电压调整电路140选择将用于当前初步读取电压范围的读取电压(即用于区 分紧邻的状态的读取电压)(块1040)。然后，该读取电压被存储在高电压发 生器电路160中的寄存器160中(块1045)。
如果读取电压调整电路140确定该页内的当前状态不是该页内的最后状 态(块1050)，则当前状态被递增，以提供下一状态，于是操作继续到块1020。 但是，如果读取电压调整电路140确定该页内的当前状态是最后状态(块 1050 )，则读取电压调整电路140确定当前页是否是该MLC内的最后一页(块 1060)。如果当前页不是MLC内的最后一页(块1060),则读取电压调整电 路140递增当前页以提供下一页(块1065 ),于是操作继续到块1015。但是， 如果读取电压调整电路140确定当前页是MLC内的最后一页(块1060),则 操作可以结束。
图11是在根据本发明的一些实施例中的、包括非易失性存储器设备1110 的存储卡1100的示意图。根据图ll，非易失性存储器1110被耦接到包括CPU 1122的存储器控制器1120,该CPU 1122被配置用于协调存储器控制器1120 中所包括的每个组件的通用操作。该非易失性存储器1110包括MLC阵列110。
存储器控制器1120还包括主机接口 (I/F) 1123,其可以被用于存取远 程主机；以及错误检查和校正电路(ECC) 1124,其可以被用于保护例如在 SRAM 1121中的数据，其中CPU 1122可以使用SRAM 1121来存储用于操作 存储器控制器1120的数据和命令。存储器控制器1120还包括存储器接口 1125,其提供对如上所述根据本发明的一些实施例中的非易失性存储器1110 的存取。
图12是包括如参考图11所描述的存储器控制器1120和非易失性存储器 1110的存储器系统1200的示意图。存储器系统1200还包括通用操作处理 器1230,其被用于协调在存储器系统1200中所包括的每个子系统的操作。
存储器系统1200还包括随机存取存储器(RAM ) 1240,其可以被CPU 1230 用来存储用于操作存储器系统1200的数据和命令。存储器系统1200还包括 用户接口 1250,其可以允许用户直接操作存储器系统1200。
另外，存储器系统1200包括电源1220，其可以为被包括在存储器系 统1200中的每个子系统提供电力。应当理解，可以以任何类型的存储器系统 来实现存储器系统1200，诸如存储卡、固态盘、摄像机图像处理器、应用芯 片组等等。另外，可以以各种封装类型来安装存储器系统1200 (和存储卡 1100 ),诸如球栅阵列(Ball Grid Array )、芯片尺寸封装(chip Scale Package )、 塑料引脚芯片载体(plastic leaded chip carrier )、塑料双列直插式封装(plastic dual in-line package )、 多芯片封装(multi-chip package)、 晶圓级构造封装 (wafer-level fabricated package )、晶圓纟及堆才戋封装(wafer-level processed stack package )等等。
如在此所述，根据本发明的实施例可以提供包括使用如下读取电压而被 存取的MLC的非易失性存储器设备，该读取电压基于递增读取电压的施加而 被修改，以确定用于区分由MLC存储的状态的优选电压电平。例如，在根据 本发明的一些实施例中，MLC可以被用于存储16个不同的状态(即4比特 的数据)。
如本发明人所理解，当MLC被用于存储许多状态时，对于不同状态的阈 值电压的分布可能相比于当在MLC中存储相对少的状态时而增加。因此，与 不同状态(且具体地是彼此紧邻的状态)相关的阈值电压的分布可能彼此重 叠，以至于被用于存储例如第5个状态的MLC可能响应于将另外落入对于第 4状态的阈值电压的额定范围内的阈值电压而被激活。如果不解决，则这种 现象可能导致在读取操作期间的错误。因此，如本发明人所理解，修改用于 存取MLC的读取电压可以减少存储紧邻的状态的MLC被错误地激活的可能 性。
得益于本公开，在不脱离本发明的精神和范围的情况下，本领域普通技 术人员可以进行许多变更和修改。因此，必须理解，所例示的实施例^f叉用于 示范目的而被阐述，且其不应该被视为限制由所附权利要求书限定的本发明。 因此，所附权利要求书要被阅读以不仅包括字面上阐述的元件、还包括用于 以实质上相同的方式进行实质上的相同功能以获得实质上相同的结果的所有 等同元件的组合。因此，权利要求书被理解为包括上述具体例示和描述的、 概念上等同的、以及并入了本发明的实质思想。 对相关申请的交叉引用
本申请要求于2007年6月28日向韩国知识产权局提交的韩国专利申请 No. 10-2007-0064543的优先权，其公开通过引用而^皮合并于此。
权利要求
1.一种操作多电平非易失性存储器设备的方法，包括存取被存储在所述设备中的、与读取电压相关的数据；以及响应于对所述多电平非易失性存储器设备的读取操作，修改被施加到多个多电平非易失性存储器单元的所述读取电压，以区分由所述单元存储的状态。
2. 根据权利要求1所述的方法，其中，所述修改包括响应于对在所述读取操作之后接收的对所述多电平非易失性存储器设备 的随后的读取操作，修改被施加到所述多个多电平非易失性存储器单元的读 取电压。
3. 根据权利要求1所述的方法，其中，所述修改包括 响应于对所述多电平非易失性存储器设备的每个读取操作，修改被施加到所述多个多电平非易失性存储器单元的读取电压。
4. 根据权利要求1所述的方法，其中，所述修改包括 向与所述单元相关的字线施加在对于第一状态的读取电压上限与对于紧邻于所述第一状态的第二状态的读取电压下限之间的一个范围的初步读取电压；确定所述初步读取电压中的哪个激活了最小数量的所述多个多电平非易失性存储器单元，以提供区分所述第一和第二状态的读取电压；以及向所述字线施加所述读取电压，以读取所述多个多电平非易失性存储器 单元从而执行读取操作。
5. 根据权利要求4所述的方法，其中，所述确定进一步包括 选择在所述初步读取电压中的两个之间的读取电压。
6. 根据权利要求4所述的方法，进一步包括 存储所述读取电压，用于随后在存取所述单元中使用。
7. 根据权利要求4所述的方法，其中，所述读取操作包括第一读取操作， 所述最小数量包括第一最小数量，所述读取电压包括第一读取电压，所述方 法进一步包括在所述第 一读取操作之后，接收第二读取操作以从与所述字线相关的所 述多个多电平非易失性存储器单元中读取数据；向所述字线施加在所述读取电压上限与所述读取电压下限之间的所述范 围的初步读取电压；确定所述初步读取电压中的哪个激活了第二最小数量的所述多个多电平非易失性存储器单元，以提供区分所述第一和第二状态的第二读取电压；以 及向所述字线施加所述第二读取电压，以读取所述多个多电平非易失性存 储器单元以执行所述第二读取操作。
8. 根据权利要求4所述的方法，其中，向字线施加一个范围的初步读取 电压进一步包括从所述读取电压上限开始递增所述初步读取电压，以提供第一递增的初 步读取电压；读取具有小于递增的初步读取电压的相关阈值电压的多个多电平非易失 性存储器单元中的一些，以提供第一读取数据；递增所述第一初步读取电压，以提供第二递增的初步读取电压；读取具有小于所述第二递增的初步读取电压的相关阈值电压的多个多电 平非易失性存储器单元中的一些，以提供第二读取数据；以及检测在所述第一和第二数据之间的跳变的比特，以确定具有在所述第一 和第二递增的初步读取电压之间的相关阈值电压的多个多电平非易失性存储器单元的数量。
9. 根据权利要求4所述的方法，进一步包括 重复地递增所述初步读取电压，直到达到所述读取电压下限； 对于通过所述重复地递增而提供的每个初步读取电压，读取所述多个多电平非易失性存储器单元；以及确定对于与所述重复递增的初步读取电压相关的单元中的哪个的读取激 活了最小数量的单元，以提供区分所述第一和第二状态的读取电压。
10. 根据权利要求4所述的方法，其中，向字线施加一个范围的初步读 取电压进一步包括从所述读取电压上限开始递增所述初步读取电压，以提供第一递增的初 步读取电压；使用所述第一递增的初步读取电压来存取所述多个多电平非易失性存储 器单元；确定所述多个多电平非易失性存储器单元中的哪个由于具有大于所述第 一递增的初步读取电压的阈值而没有被激活，以提供断开的多电平非易失性存储器单元；递增所述第 一初步读取电压，以提供第二递增的初步读取电压； 通过向所述字线施加所述第二递增的初步读取电压来读取所述断开的多电平非易失性存储器单元；以及确定响应于施加到其的所述第二递增的初步读取电压而接通的所述断开的多电平非易失性存储器单元的数量，以确定具有在所述第一和第二递增的初步读取电压之间的相关阈值电压的所述多个多电平非易失性存储器单元的数量。
11. 一种操作多电平非易失性存储器设备的方法，包括 接收读取操作，以从与字线相关的多个多电平非易失性存储器单元中读取数据；向所述字线施加在对于第一状态的读取电压上限与对于紧邻于所述第一 状态的第二状态的读取电压下限之间的一个范围的初步读取电压；确定所述初步读取电压中的哪个激活了最小数量的所述多个多电平非易 失性存储器单元，以提供区分所述第一和第二状态的读取电压；以及向所述字线施加所述读取电压，以读取所述多个多电平非易失性存储器 单元从而执行所述读取操作。
12. 根据权利要求11所述的方法，其中，所述确定进一步包括 选择在所述初步读取电压中的两个之间的读取电压。
13. 根据权利要求11所述的方法，进一步包括 存储所述读取电压，用于随后在存取所述单元中使用。
14. 根据权利要求11所述的方法，进一步包括 重复地递增所述初步读取电压，直到达到所述读取电压下限； 对于通过所述重复地递增而提供的每个初步读取电压，读取所述多个多电平非易失性存储器单元；以及确定对于与所述重复递增的初步读取电压相关的单元中的哪个的读取激 活了最小数量的单元，以提供区分所述第一和第二状态的读取电压。
15. 根据权利要求11所述的方法，其中，所述读取操作包括第一读取操 作，所述最小数量包括第一最小数量，所述读取电压包括第一读取电压，所述方法进一步包括在所述第 一读取操作之后，接收第二读取操作以从与所述字线相关的所 述多个多电平非易失性存储器单元中读取数据；围的初步读取电压；确定所述初步读取电压中的哪个激活了第二最小数量的所述多个多电平 非易失性存储器单元，以提供区分所述第一和第二状态的第二读取电压；以 及向所述字线施加所述第二读取电压，以读取所述多个多电平非易失性存 储器单元从而执行所述第二读取操作。
16. 根据权利要求11所述的方法，其中，向字线施加一个范围的初步读 取电压进一步包括从所述读取电压上限开始递增所述初步读取电压，以提供第一递增的初 步读取电压；读取具有小于所述递增的初步读取电压的相关阈值电压的多个多电平非 易失性存储器单元中的一些，以提供第一读取数据；递增所述第一初步读取电压以提供第二递增的初步读取电压；读取具有小于所述第二递增的初步读取电压的相关阈值电压的多个多电 平非易失性存储器单元中的一些，以提供第二读取数据；以及检测在所述第一和第二数据之间的跳变的比特，以确定具有在所述第一 和第二递增的初步读取电压之间的相关阈值电压的多个多电平非易失性存储 器单元的数量。
17. 根据权利要求11所述的方法，其中，向字线施加一个范围的初步读 取电压进一步包括从所述读取电压上限开始递增所述初步读取电压，以提供第一递增的初 步读取电压；使用所述第一递增的初步读取电压来存取所述多个多电平非易失性存储 器单元；确定所述多个多电平非易失性存储器单元中的哪个由于具有大于所述第 一递增的初步读取电压的阈值而没有被激活，以提供断开的多电平非易失性 存储器单元；递增所述第一初步读取电压以提供第二递增的初步读取电压；通过向所述字线施加所述第二递增的初步读取电压来读取所述断开的多电平非易失性存储器单元；以及确定响应于施加到其的所述第二递增的初步读取电压而接通的所述断开 的多电平非易失性存储器单元的数量，以确定具有在所述第一和第二递增的 初步读取电压之间的相关阈值电压的所述多个多电平非易失性存储器单元的数量。
18. —种非易失性存储器设备，包括 与各个字线相关的多电平非易失性存储器单元的阵列； 高电压发生器电路，被配置用于在读取操作期间经由所述各个字线向所述多电平非易失性存储器单元的阵列提供读取电压；行译码器电路，被配置用于在所述读取操作期间向所述多电平非易失性存储器单元的阵列提供行地址；列选通电路，被配置用于在所述读取操作期间响应于列地址而从由所述 行地址寻址的所述多电平非易失性存储器单元的阵列中的单元接收读取数 据；以及读取电压调整电路，被配置用于响应于对所述非易失性存储器设备的所 述读取操作来修改被施加到所述单元中被寻址的那些单元的读取电压，以区 分由所述单元存储的状态。
19. 根据权利要求18所述的非易失性存储器设备，其中，所述读取电压 调整电路被进一步配置用于使用被寻址的字线从被寻址的单元中读取数据， 且被配置用于向所述字线施加在对于第一状态的读取电压上限与对于紧邻于 所述第一状态的第二状态的读取电压下限之间的一个范围的初步读取电压， 并且被配置用于确定所述初步读取电压中的哪个激活了最小数量的所述多个 多电平非易失性存储器单元，以提供区分所述第一和第二状态的读取电压； 以及其中，所述高电压发生器电路被进一步配置用于向被寻址的字线施加所 述读取电压，以读取所述多个多电平非易失性存储器单元，从而执行所述读 取操作。
20. 根据权利要求19所述的非易失性存储器设备，其中，所述读取电压
21. 根据权利要求19所述的非易失性存储器设备，其中，所述高电压发 生器电路被进一步配置用于存储所述读取电压，以用于随后在存取所述单元 中使用。
22. —种电子系统，包括处理器，被配置用于协调电子系统的操作；电耦接于所述处理器的易失性存储器，被配置用于响应于处理器操作来 存储和检索数据；电耦接于所述处理器的系统接口 ，被配置用于提供在所述处理器和外部 系统之间的通〗言；以及电耦接于所述处理器的非易失性存储器，包括至少一个非易失性存储器 设备，所述至少一个非易失性存储器设备包括与各个字线相关的多电平非易失性存储器单元的阵列； 高电压发生器电路，被配置用于在读取操作期间经由各个字线向多 电平非易失性存储器单元的阵列提供读取电压；行译码器电路，被配置用于在所述读取操作期间向所述多电平非易失性存储器单元的阵列提供行地址；列选通电路，被配置用于在所述读取操作期间响应于列地址从由所 述行地址寻址的所述多电平非易失性存储器单元的阵列中的单元接收读 取数据；以及读取电压调整电路，被配置用于响应于对所述非易失性存储器设备 的读取操作来修改被施加到所述单元中被寻址的那些单元的读取电压， 以区分由所述单元存储的状态。
23. —种存储卡，包括非易失性存储器控制器，被配置用于协调所述存储卡的操作；以及电耦接于所述非易失性存储器控制器的非易失性存储器，包括 与各个字线相关的多电平非易失性存储器单元的阵列； 高电压发生器电路，被配置用于在读取操作期间经由所述各个字线向所述多电平非易失性存储器单元的阵列提供读取电压；行译码器电路，被配置用于在所述读取操作期间向所述多电平非易失性存储器单元的阵列提供行地址；列选通电路，被配置用于在所述读取操作期间响应于列地址从由所 述行地址寻址的所述多电平非易失性存储器单元的阵列中的单元中接收 读取数据；以及读取电压调整电路，被配置用于响应于对所述非易失性存储器设备的读取操作来修改被施加到所述单元中被寻址的一些单元的读取电压， 以区分由所述单元存储的状态。
全文摘要
操作多电平非易失性存储器设备的方法，可以包括存取被存储在与读取电压相关的设备中的数据；和响应于对多电平非易失性存储器设备的读取操作来修改被施加到多个多电平非易失性存储器单元的读取电压，以区分由所述单元存储的状态。还公开了相关的设备和系统。
文档编号G11C16/06GK101345086SQ20081012740
公开日2009年1月14日 申请日期2008年6月30日 优先权日2007年6月28日
发明者姜东求, 李承宰, 蔡东赫 申请人:三星电子株式会社