专利名称：电阻存储器、含有电阻存储器的集成电路的制作方法
技术领域：
本发明涉及半导体制造领域，尤其涉及电阻存储器、及含有电阻存储器的集成电 路的制作方法。
背景技术：
当前，开发成本低、速度快、存储密度高、制造简单且与互补金属氧化物(CMOS)半 导体集成电路工艺兼容性好的新型存储技术受到世界范围的广泛关注。基于具有电阻开关 特性的金属氧化物的电阻式随机存取存储器(RRAM)的内存技术是目前多家器件制造商开 发的重点，因为这种技术可以提供更高密度、更低成本与更低耗电量的非易失性内存。RRAM 的存储单元在施加脉冲电压后电阻值会产生很大变化，这一电阻值在断开电源后仍能维持 下去。此外，RRAM具有抗辐照、耐高低温、抗强振动、抗电子干扰等性能。文 献"non-volatile resistive switching for advanced memory application”(An Chen, et，al.，IEDM Technical Digest, Dec. 2005，Page 746)给出了一 种电阻存储器结构，参考附图1所示，具有半导体衬底100，所述衬底内形成有源极110和 漏极120以及位于半导体衬底100上源极110和漏极120之间的栅极结构130 ；钨栓塞140 和互连铜线150用于层间互连；电阻存储器的下电极160的材料可以是金属钨，金属铜等， 氧化所述下电极形成的电阻可变存储介质层170，例如氧化钨、氧化铜等材料，在电阻可变 存储介质层170上形成的上电极180，可以是Ti/TiN的双层结构；互连铜线或是互连铝线 190用于层间互联。现有技术中，电阻存储器的面积大，不适应集成电路集成度越来越高的趋势；电阻 可变的存储介质材料是氧化铜或氧化钨，采用上述材料会使电阻存储器的低电阻值过低而 造成器件功耗大、电流大；对于含有电阻存储器的集成电路，电阻存储器的形成工艺与集成 电路中其它存储器的互连结构是分别单独进行的，因此，制作工艺复杂。
发明内容
本发明解决的问题是提供一种电阻存储器、及其含有电阻存储器的集成电路的制 作方法，防止电阻存储器的低电阻值过低而造成器件功耗大，防止电阻存储器面积过大，集 成度低以及防止制作工艺复杂。为解决上述问题，本发明一种含有电阻存储器的集成电路的制作方法，包括提供 半导体衬底，所述半导体衬底包含电阻存储单元区和逻辑单元区，其中电阻存储单元区的 半导体衬底上形成有第一互连结构作为下电极，在逻辑单元区的半导体衬底上形成有第二 互连结构；在第一互连结构、第二互连结构和半导体衬底上形成介质层；在介质层内形成 露出第一互连结构的第一接触孔；沿第一接触孔对第一互连结构表面进行处理，形成电阻 可变存储介质层，所述电阻可变存储介质层为金属硅氧化物；在第一接触孔侧壁及电阻可 变存储介质层上形成上电极，并在第一接触孔内填充导电物质；在介质层内形成露出第二 互连结构的第二接触孔；在第二接触孔内壁形成扩散阻挡层，及填充导电物质。
可选的，所述上电极与扩散阻挡层同时形成，第一接触孔和第二接触孔内同时填 充导电物质。可选的，所述金属硅氧化物是TixSiy0z、NixSiyOz或CoxSiy0z。可选的，所述电阻可变存储介质层的厚度为80埃 800埃。可选的，所述形成电阻可变存储介质层的工艺为热氧化法、等离子体增强法或氧 离子注入法。可选的，所述第一互连结构和第二互连结构的材料为TixSiy、NixSiy或&)3、。可选的，所述上电极、扩散阻挡层的材料为钛、氮化钛、钽或氮化钽。可选的，所述上电极、扩散阻挡层的厚度为100埃 500埃。本发明提供一种含有电阻存储器的集成电路的制作方法，包括提供半导体衬底， 所述半导体衬底包含电阻存储单元区和逻辑单元区，其中电阻存储单元区的半导体衬底上 形成有第一互连结构作为下电极，在逻辑单元区的半导体衬底上形成有第二互连结构；在 第一互连结构、第二互连结构和半导体衬底上形成介质层；在介质层内形成露出第一互连 结构的第一接触孔和露出第二互连结构的第二接触孔；沿第一接触孔和第二接触孔分别对 第一互连结构和第二互连结构表面进行处理，形成电阻可变存储介质层，所述电阻可变存 储介质层为金属硅氧化物；去除第二互连结构表面的电阻可变存储介质层；在第一接触孔 侧壁、电阻可变存储介质层上和第二接触孔内壁形成扩散阻挡层，所述第一接触孔内的扩 散阻挡层作为上电极；在第一接触孔和第二接触孔内填充导电物质。可选的，所述金属硅氧化物是TixSiy0z、NixSiyOz或CoxSiy0z。可选的，所述电阻可变存储介质层的厚度为80埃 800埃。可选的，所述形成电阻可变存储介质层的工艺为热氧化法、等离子体增强法或氧 离子注入法。可选的，所述第一互连结构和第二互连结构的材料为TixSiy、NixSiy或CoxSiy。可选的，所述上电极、扩散阻挡层的材料为钛、氮化钛、钽或氮化钽。可选的，所述上电极、扩散阻挡层的厚度为100埃 500埃。本发明提供一种电阻存储器，包括，半导体衬底；位于半导体衬底上作为下电极的 第一互连结构；位于第一互连结构和半导体衬底上的介质层，所述介质层内形成有露出第 一互连结构的第一接触孔；位于第一互连结构中与第一接触孔位置对应的电阻可变存储介 质层，所述电阻可变存储介质层的材料为金属硅氧化物；位于第一接触孔侧壁及电阻可变 存储介质层上的上电极。可选的，所述金属硅氧化物是TixSiy0z、NixSiyOz或CoxSiy0z。可选的，所述电阻可变存储介质层的厚度为80埃 800埃。可选的，所述第一互连结构的材料为TixSiy、NixSiy或&^仁。可选的，所述上电极的材料为钛、氮化钛、钽或氮化钽。可选的，所述上电极的厚度为100埃 500埃。与现有技术相比，本发明具有以下优点直接对第一互连结构的表面进行处理形成可变存储介质层，并在接触孔内形成上 电极。由于电阻存储器设置于接触孔内，尺寸可以根据需要调节，并且可以满足集成度增高 的需要。
5
在形成电阻存储器的同时，可以实现逻辑单元区域的层间互连结构，工艺简单。电阻存储器中的电阻可变存储介质层材料为金属硅氧化物，此种材料具有很高的 低阻电阻值，降低从低阻到高阻的编程电流，从而减小存储器的整体功耗。另外，金属硅化 物材料在现今半导体产业中已经广泛采用，无需太大改动即可用于工业生产线，制备方便。
图1是为现有技术电阻存储器的结构示意图；图2是本发明形成含有电阻存储器的集成电路的第一具体实施方式
流程图；图3、图4、图5a、图5b、图5c是本发明形成含有电阻存储器的集成电路的第一实 施例示意图；图3、图4、图6a、图6b、图6c是本发明形成含有电阻存储器的集成电路的第二实 施例示意图；图7是本发明形成含有电阻存储器的集成电路的第二具体实施方式
流程图；图8至图12是本发明形成含有电阻存储器的集成电路的第三实施例示意图。
具体实施例方式本发明形成电阻存储器的第一实施方式的工艺流程如图2所示，执行步骤S11，提 供半导体衬底，所述半导体衬底包含电阻存储单元区和逻辑单元区，其中电阻存储单元区 的半导体衬底上形成有第一互连结构作为下电极，在逻辑单元区的半导体衬底上形成有第 二互连结构；执行步骤S12，在第一互连结构、第二互连结构和半导体衬底上形成介质层； 执行步骤S13，在介质层内形成露出第一互连结构的第一接触孔；执行步骤S14，沿第一接 触孔对第一互连结构表面进行处理，形成电阻可变存储介质层，所述电阻可变存储介质层 为金属硅氧化物；执行步骤S15，在第一接触孔侧壁及电阻可变存储介质层上形成上电极， 并在第一接触孔内填充导电物质；执行步骤S16，在介质层内形成露出第二互连结构的第 二接触孔；执行步骤S17，在第二接触孔内壁形成扩散阻挡层，及填充导电物质。下面结合附图对本发明的第一具体实施方式
做详细的说明。实施例1图3、图4、图5a、图5b、图5c是本发明形成电阻存储器的第一实施例示意图。参考图3，提供半导体衬底200，所述半导体衬底200包括电阻存储器单元区I和 逻辑单元区II。其中，半导体衬底200内形成有半导体器件例如存储器、晶体管等，还可以形成有 其它输入或者输出电路或者连线。继续参考图3，在电阻存储器单元区I的半导体衬底200上形成第一互连结构 204a、在逻辑单元区II的半导体衬底200上形成第二互连结构204b。具体工艺为由于在 半导体衬底200上已经形成有MOS晶体管，采用化学气相沉积法在MOS晶体管的源极/漏 极区域或栅极区域或其它半导体衬底区域上沉积导电金属层，本实施例导电金属层选用的 材料为Ti、Ni或Co等；然后，对导电金属层进行高温处理，形成第一互连结构204a和第二 互连结构204b，所述的形成第一互连结构204a和第二互连结构204b的导电材料为适合用 作电阻存储器下电极以及集成电路层间连线的金属材料，本实施例选用TixSiy、附3、或CosSiy 等ο本实施例中，金属硅化物材料在现今半导体产业中已经广泛采用，无需太大改动 即可用于工业生产线，制备方便。如图4所示，在第一互连结构204a、第二互连结构204b和半导体衬底上形成介质 层206，在所述介质层206内形成有贯穿介质层露出第一互连结构204a的第一接触孔207 ； 在第一接触孔207内的第一互连结构204a表面形成电阻可变存储介质层208。具体工艺步骤如下采用化学气相沉积法在第一互连结构204a、第二互连结构 204b和半导体衬底200上形成厚度为3000埃 10000埃的介质层206，所述介质层206的 材料为氧化硅、氮氧化硅或正硅酸乙酯等；接着，在介质层206上旋涂第一光刻胶层(未图 示)，经过曝光显影工艺，定义出与第一互连结构204a位置对应的第一接触孔图形；以第一 光刻胶层为掩膜，沿第一接触孔图形刻蚀介质层206至露出第一互连结构204a，形成第一 接触孔207。采用灰化法去除第一光刻胶层后，沿第一接触孔207对第一互连结构204a的 表面进行氧化处理，形成厚度为80埃 800埃的电阻可变存储介质层208，其中电阻可变存 储介质层208的材料为金属硅氧化物，具体为TixSiy0z、NixSiyOz或CoxSiyOz ；所述氧化处理 可以是直接对第一互连结构204a表面进行热氧化，也可以是采用等离子体增强氧化法，还 可以沿第一接触孔207向第一互连结构204a表面注入氧离子后进行退火工艺。本实施例中，电阻可变存储介质层208材料为金属硅氧化物，此种材料具有很高 的低阻电阻值，降低从低阻到高阻的编程电流，从而减小存储器的整体功耗。如图5a所示，用化学气相沉积法在介质层206上、第一接触孔207侧壁和电阻可 变存储介质层208上形成厚度为100埃 500埃的第一扩散阻挡层210，所述第一扩散阻挡 层210的材料可以是钛、钽、氮化钽或氮化钛等。然后，再采用化学气相沉积法在第一扩散 阻挡层210上形成第一导电层212，且第一导电层212填充满第一接触孔207，所述第一导 电层212的材料为钨等。参考图5b，采用化学机械抛光法对第一导电层212、第一扩散阻挡层210进行平坦 化至露出介质层206，形成第一导电插塞212a，其中平坦后的第一扩散阻挡层210a作为电 阻可变存储器的上电极。接着，在介质层206、平坦后的第一扩散阻挡层210a及第一导电插 塞212a上形成第二光刻胶层214，经过曝光显影工艺后，在逻辑单元区II定义出位置与第 二互连结构204b对应的第二接触孔图形；以第二光刻胶层214为掩膜，沿第二接触孔图形 刻蚀介质层206至露出第二互连结构204b，形成第二接触孔215。如图5c所示，采用灰化法去除第二光刻胶层后，在第二接触孔215内壁形成第二 扩散阻挡层216 ；接着，在第二接触孔215内填充满导电物质，形成第二导电插塞218。具体 工艺步骤如下用化学气相沉积法在介质层206上及第二接触孔215内壁形成厚度为100 埃 500埃的第二扩散阻挡层216。接着，再采用化学气相沉积法在第二扩散阻挡层216上 形成第二导电层，所述第二导电层的材料为钨等；采用化学机械抛光法对第二导电层、第二 扩散阻挡层216进行平坦化至露出介质层206，形成第二导电插塞218。本实施例直接对第一互连结构204a的表面进行处理形成可变存储介质层208，并 在第一接触孔207内形成上电极。由于电阻存储器的上电极设置于第一接触孔207内，尺 寸可以根据需要调节，并且可以满足集成度增高的需要。基于上述实施例形成的含有电阻存储器的集成电路中的电阻存储器结构包括半导体衬底200 ；第一互连结构204a，位于MOS晶体管的源极或漏极区域的半导体衬底200 上，作为电阻存储器的下电极；介质层206，位于第一互连结构204a和半导体衬底200上； 第一接触孔207，贯穿介质层206至露出第一互连结构204a ；电阻可变存储介质层208，位 于第一接触孔207内的第一互连结构204a表面，所述电阻可变存储介质层208的材料为金 属硅氧化物；上电极，位于第一接触孔207侧壁及电阻可变存储介质层208上。本实施例中，所述金属硅氧化物是TixSiy0z、NixSiyOz或CoxSiy0z。本实施例中，所述电阻可变存储介质层208的厚度为80埃 800埃。本实施例中，所述第一互连结构204a的材料为TixSiy、NixSiy或CoxSiy。本实施例中，所述上电极的材料为钛、氮化钛、钽或氮化钽，厚度为100埃 500 埃。实施例2图3、图4、图6a、图6b、图6c是本发明形成含有电阻存储器的集成电路的第二实 施例示意图。继续参考图3，提供半导体衬底200，所述半导体衬底200包括电阻存储器单元区 I和逻辑单元区II。其中，半导体衬底200内形成有半导体器件例如存储器、晶体管等，还可以形成有 其它输入或者输出电路或者连线。再参考图3，在电阻存储器单元区I的半导体衬底200上形成第一互连结构204a、 在逻辑单元区II的半导体衬底200上形成第二互连结构204b。具体形成工艺为在实施例1 中已经进行了详细描述，在此不再赘述，本实施例第一互连结构204a和第二互连结构204b 的材料为 TixSiy、NixSiy 或 CoxSiy 等。如图4所示，在第一互连结构204a、第二互连结构204b和半导体衬底200上形成 介质层206，在电阻存储器单元区I的所述介质层206内形成有贯穿介质层露出第一互连结 构204a的第一接触孔207 ；在第一接触孔207内的第一互连结构204a表面进行氧化处理 形成电阻可变存储介质层208，其中电阻可变存储介质层208的材料为金属硅氧化物，具体 为TixSiy0z、NixSiyOz或CoxSiy0z。具体形成电阻可变存储介质层208氧化处理工艺为在实 施例1中已经进行了详细描述，在此不再赘述。如图6a所示，用旋涂法在介质层206上形成光刻胶层300，经过曝光显影工艺后， 在逻辑单元区II定义出位置与第二互连结构204b对应的第二接触孔图形；以第二光刻胶 层214为掩膜，沿第二接触孔图形刻蚀介质层206至露出第二互连结构204b，形成第二接触 孔 301。参考图6b，灰化法去除光刻胶层300后，在第一接触孔207侧壁、电阻可变存储介 质层208上以及第二接触孔301内壁形成厚度为100埃 500埃的扩散阻挡层302，所述扩 散阻挡层302的材料可以是钛、钽、氮化钽或氮化钛等。然后，再采用化学气相沉积法在扩 散阻挡层302上形成导电层304，且导电层304填充满第一接触孔207及第二接触孔301， 本实施例中，所述导电层212采用的材料为钨等。参考图6c，采用化学机械抛光法对导电层304、扩散阻挡层302进行平坦化至露出 介质层206，形成第一导电插塞304a和第二导电插塞304b。其中在电阻存储器单元区I，平 坦后的扩散阻挡层302作为电阻可变存储器的上电极。
基于上述实施例形成的含有电阻存储器的集成电路中的电阻存储器结构包括半 导体衬底200 ；第一互连结构204a，位于MOS晶体管的源极或漏极区域的半导体衬底200 上，作为电阻存储器的下电极；介质层206，位于第一互连结构204a和半导体衬底200上； 第一接触孔207，贯穿介质层206至露出第一互连结构204a的；电阻可变存储介质层208， 位于第一接触孔207内的第一互连结构204a表面，所述电阻可变存储介质层208的材料为 金属硅氧化物；上电极，位于第一接触孔207侧壁及电阻可变存储介质层208上。本实施例中，所述金属硅氧化物是TixSiy0z、NixSiyOz或CoxSiy0z。本实施例中，所述电阻可变存储介质层208的厚度为80埃 800埃。本实施例中，所述第一互连结构204a的材料为TixSiy、NixSiy或CoxSiy。本实施例中，所述上电极的材料为钛、氮化钛、钽或氮化钽，厚度为100埃 500 埃。图7是本发明形成含有电阻存储器的集成电路的第二具体实施方式
流程图。如 图7所示，执行步骤S21，提供半导体衬底，所述半导体衬底包含电阻存储单元区和逻辑单 元区，其中电阻存储单元区的半导体衬底上形成有第一互连结构作为下电极，在逻辑单元 区的半导体衬底上形成有第二互连结构；执行步骤S22，在第一互连结构、第二互连结构和 半导体衬底上形成介质层；执行步骤S23，在介质层内形成露出第一互连结构的第一接触 孔和露出第二互连结构的第二接触孔；执行步骤S24，沿第一接触孔和第二接触孔分别对 第一互连结构和第二互连结构表面进行处理，形成电阻可变存储介质层，所述电阻可变存 储介质层为金属硅氧化物；执行步骤S25，去除第二互连结构表面的电阻可变存储介质层； 执行步骤S26，在第一接触孔侧壁、电阻可变存储介质层上和第二接触孔内壁形成扩散阻挡 层，所述第一接触孔内的扩散阻挡层作为上电极；执行步骤S27，在第一接触孔和第二接触 孔内填充导电物质。下面结合附图对本发明的第二具体实施方式
做详细的说明。实施例3图8至图12是本发明形成含有电阻存储器的集成电路的第三实施例示意图。参考图8，提供半导体衬底400，所述半导体衬底400包括电阻存储器单元区I和 逻辑单元区II。其中，半导体衬底400内形成有半导体器件例如存储器、晶体管等，还可以形成有 其它输入或者输出电路或者连线。继续参考图8，在电阻存储器单元区I的半导体衬底400上形成第一互连结构 404a、在逻辑单元区II的半导体衬底400上形成第二互连结构404b。具体工艺为分别在 电阻存储器单元区I和逻辑单元区II的半导体衬底400上形成有MOS晶体管；接着，采用 化学气相沉积法在MOS晶体管的源极/漏极区域或栅极区域或其它半导体衬底区域上沉积 导电金属层，本实施例导电金属层选用的材料为Ti、Μ或Co等；然后，对导电金属层进行高 温处理，形成第一互连结构404a和第二互连结构404b，所述的形成第一互连结构404a和第 二互连结构404b的导电材料为适合用作电阻存储器下电极以及集成电路层间连线的金属 材料，本实施例选用TixSiy、NixSiy或CoxSiy等。本实施例中，金属硅化物材料在现今半导体产业中已经广泛采用，无需太大改动 即可用于工业生产线，制备方便。
如图9所示，在第一互连结构404a、第二互连结构404b和层间介质层402上形成 介质层406，在所述介质层406内形成有贯穿介质层406露出第一互连结构404a的第一接 触孔407a以及贯穿介质层406露出第二互连结构404b的第二接触孔407b ；在第一接触孔 407a内的第一互连结构404a表面和第二接触孔407b内的第二互连结构404b表面形成电 阻可变存储介质层408。具体工艺步骤如下采用化学气相沉积法在第一互连结构404a、第二互连结构 404b和层间介质层402上形成厚度为3000埃 10000埃的介质层406，所述介质层406的 材料为氧化硅、氮氧化硅或正硅酸乙酯等；接着，在介质层406上旋涂光刻胶层(未图示)， 经过曝光显影工艺，定义出与第一互连结构404a位置对应的第一接触孔图形，以及与第二 互连结构404b位置对应的第二接触孔图形；以第一光刻胶层为掩膜，沿第一接触孔图形和 第二接触孔图形刻蚀介质层406至分别露出第一互连结构404a和第二互连结构404b，形 成第一接触孔407a和第二接触孔407b。采用灰化法去除第一光刻胶层后，沿第一接触孔 407a和第二接触孔407b分别对第一互连结构404a和第二互连结构404b的表面进行氧化 处理，形成厚度为80埃 800埃的电阻可变存储介质层408a、408b，其中电阻可变存储介质 层408a、408b的材料为金属硅氧化物，具体为TixSiy0z、NixSiyOz或CoxSiyOz ；所述氧化处理 可以是直接对第一互连结构404a和第二互连结构404b表面进行热氧化，也可以是采用等 离子体增强氧化法，还可以沿第一接触孔407a和第二接触孔407b向第一互连结构404a表 面和第二互连结构404b表面注入氧离子后进行退火工艺。本实施例中，电阻可变存储介质层408a、408b材料为金属硅氧化物，此种材料具 有很高的低阻电阻值，降低从低阻到高阻的编程电流，从而减小存储器的整体功耗。参考图10，用旋涂法在电阻存储器单元区I的介质层406及第一接触孔407a内 形成光刻胶层410 ；以光刻胶层410为掩膜，用干法刻蚀法或湿法刻蚀法去除逻辑单元区II 的电阻可变存储介质层408b。如图11所示，灰化法去除光刻胶层；在第一接触孔407a侧壁、电阻可变存储介质 层408a上以及第二接触孔407b内壁形成厚度为100埃 500埃的扩散阻挡层412，所述扩 散阻挡层412的材料可以是钽、氮化钽或氮化钛等。然后，再采用化学气相沉积法在扩散阻 挡层412上形成导电层414，且导电层414填充满第一接触孔407a及第二接触孔407b，本 实施例中，所述导电层414采用的材料为钨等。参考图12，采用化学机械抛光法对导电层414、扩散阻挡层412进行平坦化至露出 介质层406，形成第一导电插塞414a和第二导电插塞414b。其中在电阻存储器单元区I，平 坦后的扩散阻挡层412作为电阻可变存储器的上电极。本实施例直接对第一互连结构404a的表面进行处理形成可变存储介质层408a， 并在第一接触孔407a内形成上电极。由于电阻存储器设置于第一接触孔407a内，尺寸可 以根据需要调节，并且可以满足集成度增高的需要。另外，本实施例在形成电阻存储器的同时，可以实现逻辑单元区II的层间互连结 构，工艺简单。基于上述实施例形成的含有电阻存储器的集成电路中的电阻存储器结构包括半 导体衬底400 ；第一互连结构404a，位于MOS晶体管的源极或漏极区域的半导体衬底400 上，作为电阻存储器的下电极；介质层406，位于第一互连结构404a和半导体衬底400上，所述介质层406内形成有露出第一互连结构404a的第一接触孔407a ；电阻可变存储介 质层408a，位于第一接触孔407a内的第一互连结构404a表面，所述电阻可变存储介质层 408a的材料为金属硅氧化物；上电极，位于第一接触孔407a侧壁及电阻可变存储介质层 408a 上。本实施例中，所述金属硅氧化物是TixSiy0z、NixSiyOz或CoxSiy0z。本实施例中，所述电阻可变存储介质层408的厚度为80埃 800埃。本实施例中，所述第一互连结构404a的材料为TixSiy、NixSiy或CoxSiy。本实施例中，所述上电极的材料为钛、氮化钛、钽或氮化钽，厚度为100埃 500埃。虽然本发明以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人 员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当 以权利要求所限定的范围为准。
1权利要求
一种含有电阻存储器的集成电路的制作方法，其特征在于，包括提供半导体衬底，所述半导体衬底包含电阻存储单元区和逻辑单元区，其中电阻存储单元区的半导体衬底上形成有第一互连结构作为下电极，在逻辑单元区的半导体衬底上形成有第二互连结构；在第一互连结构、第二互连结构和半导体衬底上形成介质层；在介质层内形成露出第一互连结构的第一接触孔；沿第一接触孔对第一互连结构表面进行处理，形成电阻可变存储介质层，所述电阻可变存储介质层为金属硅氧化物；在第一接触孔侧壁及电阻可变存储介质层上形成上电极，并在第一接触孔内填充导电物质；在介质层内形成露出第二互连结构的第二接触孔；在第二接触孔内壁形成扩散阻挡层，及填充导电物质。
2.根据权利要求1所述含有电阻存储器的集成电路的制作方法，其特征在于，所述上 电极与扩散阻挡层同时形成，第一接触孔和第二接触孔内同时填充导电物质。
3.根据权利要求1所述含有电阻存储器的集成电路的制作方法，其特征在于，所述金 属硅氧化物是 TixSiy0z、NixSiyOz 或 CoxSiy0z。
4.根据权利要求1所述含有电阻存储器的集成电路的制作方法，其特征在于，所述电 阻可变存储介质层的厚度为80埃 800埃。
5.根据权利要求1或4所述含有电阻存储器的集成电路的制作方法，其特征在于，所述 形成电阻可变存储介质层的工艺为热氧化法、等离子体增强法或氧离子注入法。
6.根据权利要求1所述含有电阻存储器的集成电路的制作方法，其特征在于，所述第 一互连结构和第二互连结构的材料为TixSiy、NixSiy或&)3、。
7.根据权利要求1所述含有电阻存储器的集成电路的制作方法，其特征在于，所述上 电极、扩散阻挡层的材料为钛、氮化钛、钽或氮化钽。
8.根据权利要求7所述含有电阻存储器的集成电路的制作方法，其特征在于，所述上 电极、扩散阻挡层的厚度为100埃 500埃。
9. 一种含有电阻存储器的集成电路的制作方法，其特征在于，包括提供半导体衬底，所述半导体衬底包含电阻存储单元区和逻辑单元区，其中电阻存储 单元区的半导体衬底上形成有第一互连结构作为下电极，在逻辑单元区的半导体衬底上形 成有第二互连结构；在第一互连结构、第二互连结构和半导体衬底上形成介质层；在介质层内形成露出第一互连结构的第一接触孔和露出第二互连结构的第二接触孔；沿第一接触孔和第二接触孔分别对第一互连结构和第二互连结构表面进行处理，形成 电阻可变存储介质层，所述电阻可变存储介质层为金属硅氧化物； 去除第二互连结构表面的电阻可变存储介质层；在第一接触孔侧壁、电阻可变存储介质层上和第二接触孔内壁形成扩散阻挡层，所述 第一接触孔内的扩散阻挡层作为上电极；在第一接触孔和第二接触孔内填充导电物质。
10.根据权利要求9所述含有电阻存储器的集成电路的制作方法，其特征在于，所述金 属硅氧化物是 TixSiy0z、NixSiyOz 或 CoxSiy0z。
11.根据权利要求9所述含有电阻存储器的集成电路的制作方法，其特征在于，所述电 阻可变存储介质层的厚度为80埃 800埃。
12.根据权利要求9或11所述含有电阻存储器的集成电路的制作方法，其特征在于，所 述形成电阻可变存储介质层的工艺为热氧化法、等离子体增强法或氧离子注入法。
13.根据权利要求9所述含有电阻存储器的集成电路的制作方法，其特征在于，所述第 一互连结构和第二互连结构的材料为TixSiy、NixSiy或CoxSiy。
14.根据权利要求9所述含有电阻存储器的集成电路的制作方法，其特征在于，所述上 电极、扩散阻挡层的材料为钛、氮化钛、钽或氮化钽。
15.根据权利要求14所述含有电阻存储器的集成电路的制作方法，其特征在于，所述 扩散阻挡层的厚度为100埃 500埃。
16.一种电阻存储器，包括，半导体衬底；位于半导体衬底上作为下电极的第一互连结 构；位于第一互连结构和半导体衬底上的介质层，所述介质层内形成有露出第一互连结构 的第一接触孔；位于第一互连结构中与第一接触孔位置对应的电阻可变存储介质层，所述 电阻可变存储介质层的材料为金属硅氧化物；位于第一接触孔侧壁及电阻可变存储介质层 上的上电极。
17.根据权利要求16所述电阻存储器，其特征在于，所述金属硅氧化物是TixSiy0z、 NixSiyOz 或 CoxSiyOz0
18.根据权利要求16所述电阻存储器，其特征在于，所述电阻可变存储介质层的厚度 为80埃 800埃。
19.根据权利要求16所述电阻存储器，其特征在于，所述第一互连结构的材料为 TixSiy、NixSiy 或 CoxSiy。
20.根据权利要求16所述电阻存储器，其特征在于，所述上电极的材料为钛、氮化钛、 钽或氮化钽。
21.根据权利要求20所述电阻存储器，其特征在于，所述上电极的厚度为100埃 500埃。
全文摘要
一种电阻存储器、及含有电阻存储器的集成电路的制作方法。其中电阻存储器，包括，半导体衬底；位于半导体衬底上作为下电极的第一互连结构；位于第一互连结构和半导体衬底上的介质层，所述介质层内形成有露出第一互连结构的第一接触孔；位于第一互连结构中与第一接触孔位置对应的电阻可变存储介质层，所述电阻可变存储介质层的材料为金属硅氧化物；位于第一接触孔侧壁及电阻可变存储介质层上的上电极。本发明尺寸可以根据需要调节，并且可以满足集成度增高的需要，工艺简单。
文档编号G11C11/56GK101924068SQ20091005294
公开日2010年12月22日 申请日期2009年6月11日 优先权日2009年6月11日
发明者吴金刚, 季明华, 宋立军, 黄晓辉 申请人:中芯国际集成电路制造(上海)有限公司