专利名称：半导体存储装置的制作方法
技术领域：
本发明涉及半导体设计技术，更具体地说，涉及一种使用磁性隧道结元件(MTJ) 的半导体存储装置。
背景技术：
大体而言，动态随机存取存储(DRAM)装置及静态随机存取存储(SRAM)装置是易 失性存储装置，因此具有在切断对该装置的供电时存储在存储单元中的数据丢失的缺点。 因此，近来，积极地进行了对非易失性存储装置的研究。磁性随机存取存储(MRAM)装置是 一种磁存储装置。具体地说，MRAM装置具有非易失特性，并且能够实现高集成度。此外， MRAM装置能够进行高速操作，并且具有低功耗特性。因此，MRAM作为下一代半导体存储装 置而吸引了相当多的关注。MRAM装置的存储单元包括用于响应于从外部提供的地址而进行开关操作的一个 晶体管以及用于存储信息的磁性隧道结元件(MTJ)。作为一种磁存储元件的MTJ的磁电阻 (MR)根据两种铁磁性物质的磁化方向而变化。MRAM装置通过检测磁电阻的变化来确定存 储在MTJ中的数据是逻辑高状态“ 1，，还是逻辑低状态“0”。图1例示了典型半导体存储装置的存储单元的结构。参照图1，存储单元包括一个晶体管TR及一个磁性隧道结元件MTJ。在激活操作中，晶体管TR响应于地址而进行开关操作。因此，晶体管TR包括源极 线SL与磁性隧道结元件MTJ之间的源极-漏极路径，以及连接到字线WL的栅极。结果，晶 体管TR根据字线WL是否被激活而导通/截止。磁性隧道结元件MTJ包括自由层130A、隧道绝缘层130B及固定层(pinned layer) 130C。此处，自由层130A由铁磁性物质形成，且其磁化方向被外部脉冲(例如，施加 给磁性隧道结元件MTJ的电流)改变。固定层130C的磁化方向不会被外部脉冲改变。为 了例示的目的，固定层130C的磁化方向由牵制层(pinning layer)(由反铁磁性物质形成) (未示出)确定。隧道绝缘层130B可以由氧化镁(MgO)层形成。根据耦合到磁性隧道结元件MTJ的两端的电压，隧道电流流过磁性隧道结元件 MTJ,并且自由层130A的磁化方向根据该隧道电流的方向来确定。在自由层130A的磁化方 向与固定层130C的磁化方向相一致的情况下，磁性隧道结元件MTJ的电阻比较低。另一方 面，在自由层130A的磁化方向与固定层130C的磁化方向不一致的情况下，磁性隧道结元件 MTJ的电阻比较高(例如，高于所述比较低的电阻)。大体而言，自由层130A的磁化方向与 固定层130C的磁化方向相一致的状态对应于数据“0”，而其相反状态对应于数据“1”。图2A及图2B例示了用于解释图1中所描述的磁性隧道结元件MTJ的数据写入操作的图。图2A示出了将数据“0”写入到磁性隧道结元件MTJ的操作，图2B描述了将数据 “1”写入到磁性隧道结元件MTJ的操作。为了例示的目的，假定字线WL被激活。在这种情 况下，磁性隧道结元件MTJ包括在连接位线BL与源极线SL的电流路径中。首先，参照图1及图2A来描述将数据“0”写入到磁性隧道结元件MTJ的操作。在写入数据“0”的操作中，写入驱动电路(未示出)利用写入电源电压来驱动位 线BL，并利用地电压VSS来驱动源极线SL。换言之，在写入数据“0”的操作中，将大于特定 电平的预定电压提供给自由层130A，该预定电压比提供给固定层130C的电压高，以使得沿 位线BL —磁性隧道结元件MTJ —源极线SL的方向产生高于临界电流的电流。在这种情况 下，自由层130A的磁化方向与固定层130C的磁化方向相同。即，磁性隧道结元件MTJ的电 阻减小，写入数据“0”的操作完成。然后，参照图1及图2B来描述将数据“1”写入到磁性隧道结元件MTJ的操作。在与写入数据“0”的操作相反的写入数据“1”的操作中，将大于特定电平的预定 电压提供给固定层130C，该预定电压比提供给自由层130A的电压高，以使得沿源极线SL — 磁性隧道结元件MTJ —位线BL的方向产生高于临界电流的电流。在这种情况下，自由层 130A的磁化方向与固定层130C的磁化方向相反。S卩，磁性隧道结元件MTJ的电阻比较高， 写入数据“1”的操作完成。图3例示了示出图1中所例示的磁性隧道结元件MTJ的根据温度及电压的隧道磁 电阻(TMR)特性的曲线图。如从图3可以看到的，磁性隧道结元件MTJ具有磁滞性及根据流过包括磁性隧道 结元件MTJ的电流路径的临界电流及该临界电流的方向的两种稳定状态(即，低电阻状态 及高电阻状态)。即使切断对装置的供电，这些稳定状态也能得以保持。因此，半导体存储 装置确保存储在其中的数据的非易失特性。同时，磁性隧道结元件MTJ的开关电流通常根据温度而变化。此处，开关电流是指 将数据“0”或“1”写入到磁性隧道结元件MTJ时的电流。如从图3中由虚线指示的区域可 以看到的，磁性隧道结元件MTJ的开关电流在高温(例如，70°C)时比较低，而其在低温(例 如，0°C)时比较高。磁性隧道结元件MTJ的该特性导致根据工艺、电压及温度(PVT)的不 稳定的写入操作。
发明内容
本发明的实施例旨在提供一种能够在数据写入操作中根据温度来控制提供给磁 性隧道结元件(MTJ)的电源电流的半导体存储装置。本发明的另一实施例旨在提供一种能够在数据写入操作中根据温度来控制施加 给位线及源极线的电源电压的半导体存储装置。本发明的再一实施例旨在提供一种能够在数据写入操作中通过根据温度来控制 流向MTJ的驱动电流的电平或字线的激活期(其控制用于形成存储单元的电流路径的开关 电路)以控制该驱动电流的量的半导体存储装置。根据本发明的一方面，提供了一种半导体存储装置，该半导体存储装置包括存储 单元，连接在第一驱动线与第二驱动线之间，并被构造成存储其数据状态基于流过所述第 一驱动线及所述第二驱动线的电流的方向而确定的数据；以及电流控制块，被构造成在写
6入操作中响应于温度信息而控制提供给所述第一驱动线及所述第二驱动线的电源电流。根据本发明的另一方面，提供了一种半导体存储装置，该半导体存储装置包括存 储单元，连接在第一驱动线与第二驱动线之间，并被构造成存储其数据状态基于流过所述 第一驱动线及所述第二驱动线的电流的方向而确定的数据；写入驱动块，被构造成在写入 操作中响应于输入数据而驱动所述第一驱动线及所述第二驱动线；以及电压控制块，被构 造成响应于温度信息而控制提供给所述写入驱动块的电源电压。根据本发明的另一方面，提供了一种半导体存储装置，该半导体存储装置包括存 储单元，连接在第一驱动线与第二驱动线之间，并被构造成存储其数据状态基于流过所述 第一驱动线及所述第二驱动线的电流的方向而确定的数据；写入驱动块，被构造成在写入 操作中利用第一电源电压来驱动所述第一驱动线及所述第二驱动线中的与输入数据相对 应的驱动线；以及附加写入驱动块，被构造成响应于温度信息而利用第二电源电压来附加 地驱动所述第一驱动线及所述第二驱动线中的与所述数据相对应的驱动线。根据本发明的另一方面，提供了一种半导体存储装置，该半导体存储装置包括存 储元件，被构造成存储其数据状态基于流过该存储元件的电流路径的电流的方向而确定的 数据；开关元件，被构造成在字线的激活期期间形成包括所述存储元件、第一驱动线及第二 驱动线的电流路径；以及驱动电流控制块，被构造成通过根据温度信息来控制所述开关元 件以控制流过所述第一驱动线及所述第二驱动线的驱动电流的量。根据本发明实施例的半导体存储装置能够在数据写入操作中通过根据温度来控 制流向MTJ的驱动电流的量或提供给MTJ的电源电压以调整施加给该半导体存储装置的开 关电流。此外，该半导体存储装置能够通过上述对开关电流的调整来确保所期望的稳定的 数据写入操作。
图1例示了典型半导体存储装置的存储单元的结构。图2A及图2B例示了用于解释图1中所描述的MTJ的数据写入操作的图。图3例示了示出图1中所例示的MTJ的根据温度及电压的隧道磁电阻(TMR)特性 的曲线图。图4例示了根据本发明第一实施例的半导体存储装置的框图。图5例示了用于输出图4中的温度信息的温度信息生成块的框图。图6例示了用于解释图4中的电压控制块的图。图7例示了用于解释图5中所例示的温度信息生成块及图6中所描述的电压控制 块的示意操作的波形图。图8例示了图4中的写入驱动块的电路图。图9例示了根据本发明第二实施例的半导体存储装置的框图。图10例示了图9中所描述的写入驱动块及附加写入驱动块的电路图。图11例示了根据本发明第三实施例的半导体存储装置的框图。图12及图13例示了用于解释图11中的驱动电流控制块的框图。图14例示了图13中的激活期控制单元的电路图。图15例示了用于解释图14中的激活期控制单元的操作的波形图。
具体实施例方式本发明的其他目的及优点可以通过以下描述而被理解，并且参照本发明的实施例 而变得显而易见。图4例示了根据本发明第一实施例的半导体存储装置的框图。参照图4，该半导体存储装置包括存储单元410、写入驱动块430及电压控制块 450。存储单元410存储有其数据状态基于流过位线BL及源极线SL的电流的方向而确 定的数据，因此包括以串联方式连接在位线BL与源极线SL之间的磁性隧道结元件MTJ及 开关元件TR。在写入操作中，写入驱动块430响应于输入数据DAT而驱动位线BL及源极线SL， 因此通过接收写入使能信号WREN及输入数据DAT而利用写入电源电压V_WD或地电压VSS 来驱动相对应的线。换言之，在输入数据DAT为“0”的情况下，写入驱动块430利用写入 电源电压V_WD来驱动位线BL并利用地电压VSS来驱动源极线SL。另一方面，在输入数据 DAT为“1”的情况下，写入驱动块430利用地电压VSS来驱动位线BL并利用写入电源电压 V_WD来驱动源极线SL。此处，在半导体存储装置的写入操作中，写入使能信号WREN可以被 使能。电压控制块450响应于温度信息INF_TMP而控制作为提供给写入驱动块430的电 源电压的写入电源电SV_WD。根据本发明的写入电源电压V_WD的电压电平是基于温度信 息INF_TMP来确定的。此处，根据不同的设计要求，温度信息INF_TMP可以是模拟信号或数 字信号。下文中，为了例示的目的，将温度信息INF_TMP是数字信号的情况作为示例来描 述。图5例示了用于输出图4中的温度信息INF_TMP的温度信息生成块的框图。参照图5，温度信息生成块生成根据半导体存储装置的温度而变化的温度信息 INF_TMP,并且包括温度电压产生单元510及温度信息输出单元530。温度电压产生单元510产生其电压电平基于温度而确定的第一温度电压V_TMP1 及具有预定电压电平的第二温度电压V_TMP2。温度信息输出单元530根据第一温度电压V_TMP1及第二温度电压V_TMP2的电压 电平来输出逻辑高或逻辑低的温度信息INF_TMP。将参照图7来再次描述根据温度的温度 信息INF_TMP与第一温度电压V_TMP1及第二温度电压V_TMP2的关系。根据本发明实施例 的温度信息INF_TMP在施加给半导体存储装置的温度相对低的情况下为逻辑低，而其在施 加给半导体存储装置的温度相对高(例如，高于所述相对低的温度)的情况下为逻辑高。图6例示了用于解释图4中所描述的电压控制块450的图。参照图6，电压控制块450包括电压产生单元610，用于产生电压电平与温度信 息INF_TMP相对应的第一电压VH及第二电压VL ；以及驱动单元630，用于响应于温度信息 INF_TMP而利用第一电压VH或第二电压VL来驱动写入电源电压(V_WD)端子。此处，第一 电压VH及第二电压VL的电压电平彼此不同，将参照图7来再次对其进行描述。此外，驱动单元630包括第一 PMOS晶体管PMl，用于响应于温度信息INF_TMP而 利用第一电压VH来驱动V_WD端子；以及第二 PMOS晶体管PM2，用于响应于温度信息INF_TMP而利用第二电压VL来驱动V_WD端子。此处，第一 PMOS晶体管PMl包括形成在第一电压(VH)节点与V_WD端子之间的源 极-漏极路径以及接收温度信息INF_TMP的栅极，第二 PMOS晶体管PM2包括形成在第二电 压(VL)节点与V_WD端子之间的源极-漏极路径以及接收温度信息INF_TMP的反转信号的 栅极。下文中将参照图7来描述该操作。图7例示了用于解释图5中所描述的温度信息生成块及图6中所描述的电压控制 块450的示意操作的波形图。参照图4至图7，温度电压产生单元510产生随温度上升而增大的第一温度电压 V.TMP1以及无论温度如何都保持恒定的电压电平的第二温度电压V_TMP2。温度信息输出 单元530将第一温度电压V_TMP1与第二温度电压V_TMP2相比较，以输出比较结果作为温 度信息INF_TMP。因此，温度信息INF_TMP在施加给半导体存储装置的温度相对低的时段中 为逻辑低，而在所述温度相对高的时段中为逻辑高。此外，电压控制块450响应于温度信息INF_TMP而利用电压电平相对高的第一电 压VH或电压电平相对低的第二电压VL来驱动V_WD端子。S卩，在驱动单元630的结构中， 在温度信息INF_TMP为逻辑低的情况下，第一 PMOS晶体管PMl导通，因此利用第一电压VH 来驱动V_WD端子，而在温度信息INF_TMP为逻辑高的情况下，第二 PMOS晶体管PM2导通， 因此利用第二电压VL来驱动V_WD端子。图8例示了图4中的写入驱动块430的电路图。参照图8，写入驱动块430包括控制信号生成单元810，用于响应于输入数据DAT 及写入使能信号WREN而生成第一驱动控制信号CTRl及第二驱动控制信号CTR2 ；以及第一 线驱动单元830及第二线驱动单元850，用于分别响应于第一驱动控制信号CTRl及第二驱 动控制信号CTR2来驱动位线BL及源极线SL。此处，第一线驱动单元830及第二线驱动单 元850接收根据本发明而产生的写入电源电压V_WD，并响应于与写入使能信号WREN及输入 数据DAT相对应的第一驱动控制信号CTRl及第二驱动控制信号CTR2而利用写入电源电压 V_WD或地电压VSS来驱动其相对应的线。根据本发明第一实施例的半导体存储装置能够根据温度信息INF_TMP来调整提 供给V_WD端子的电源电压。因此，在第一实施例中，在写入使能信号WREN的激活期中，在 写入驱动块430根据输入数据DAT来驱动位线BL或源极线SL时，可以使用其电压电平根 据温度信息INF_TMP而被调整的写入电源电压V_WD。此处，通过能够根据温度来调整在驱 动位线BL及源极线SL时使用的写入电源电压V_WD，可以调整提供给磁性隧道结元件MTJ 的电源电流。换言之，在温度相对低的情况下，可以通过增大写入电源电压V_WD的电压电 平来增大提供给磁性隧道结元件MTJ的电源电流。在温度相对高的情况下，可以通过减小 写入电源电压V_WD的电压电平来减小提供给磁性隧道结元件MTJ的电源电流。 归根结底，电压控制块450根据温度信息INF_TMP来控制提供给位线BL及源极线 SL的电源电流。此处，电压控制块450充当用于控制用于位线BL及源极线SL的电源电流 的电路。图9例示了根据本发明第二实施例的半导体存储装置的框图。参照图9，该半导体存储装置包括存储单元910、写入驱动块930及附加写入驱动 块950。为了例示的目的，如同第一实施例中那样，将第二实施例中的温度信息INF_TMP是数字信号的情况作为示例来描述。存储单元910存储其数据状态基于流过位线BL及源极线SL的电流的方向而确定 的数据，因此包括以串联方式连接在位线BL与源极线SL之间的磁性隧道结元件MTJ及开 关元件TR。在写入操作中，写入驱动块930利用第一电源电压V_WD1或地电压VSS来驱动位 线BL及源极线SL中的与输入数据DAT相对应的线。在针对第一实施例中的写入驱动块 430的输入数据为“0”的情况下，写入驱动块930利用第一电源电压V_WD1来驱动位线BL 并利用地电压VSS来驱动源极线SL。另一方面，在输入数据为“1”的情况下，写入驱动块 930利用地电压VSS来驱动位线BL并利用第一电源电压V_WD1来驱动源极线SL。附加写入驱动块950附加地响应于温度信息INF_TMP而利用第二电源电压V_WD2 来驱动位线BL及源极线SL中的与驱动控制信号CTR相对应的线。此处，驱动控制信号CTR 是与输入数据DAT相对应的信号，将参照图10来再次描述它。在根据本发明第二实施例的半导体存储装置中，写入驱动块930可以根据输入数 据DAT来驱动位线BL及源极线SL，并且附加写入驱动块950可以附加地根据温度信息INF_ TMP及输入数据DAT来驱动位线BL及源极线SL。因此，可以根据附加写入驱动块950是否 操作来控制提供给位线BL及源极线SL的电源电流。在本发明的第二实施例中，尽管附加 地利用第二电源电压V_WD2来驱动位线BL及源极线SL，但是根据不同的设计要求，也可以 利用地电压VSS来驱动位线BL及源极线SL。图10例示了图9中所描述的写入驱动块930及附加写入驱动块950的电路图。参照图9及图10，写入驱动块930包括控制信号生成单元1010、位线驱动单元 1030A及源极线驱动单元1030B。控制信号生成单元1010响应于写入使能信号WREN及输入数据DAT而生成第一驱 动控制信号CTRl及第二驱动控制信号CTR2。在这点上，在写入使能信号WREN被使能为逻 辑高的时段中，第一驱动控制信号CTRl及第二驱动控制信号CTR2的逻辑电平与输入数据 DAT相对应。S卩，在输入数据DAT为“0”的情况下，第一驱动控制信号CTRl及第二驱动控制 信号CTR2为逻辑低，而在输入数据DAT为“1”的情况下，第一驱动控制信号CTRl及第二驱 动控制信号CTR2为逻辑高。位线驱动单元1030A包括以串联方式连接在第一电源电与地电压VSS之 间的第一 PMOS晶体管Pl及第一 NMOS晶体管附。第一 PMOS晶体管Pl通过其栅极来接收 第一驱动控制信号CTR1，第一 NMOS晶体管m通过其栅极来接收第二驱动控制信号CTR2。 第一 PMOS晶体管Pl及第一 NMOS晶体管m的公共节点连接到位线BL，并且位线BL是响应 于第一驱动控制信号CTRl及第二驱动控制信号CTR2而利用第一电源电压V_WD1或地电压 VSS来驱动的。源极线驱动单元1030B包括以串联方式连接在第一电源电压V_WD1与地电压VSS 之间的第二 PMOS晶体管P2及第二 NMOS晶体管N2。第二 PMOS晶体管P2通过其栅极来接收第二驱动控制信号CTR2的反转信号，第二 NMOS晶体管N2通过其栅极来接收第一驱动控制信号CTRl的反转信号。第二 PMOS晶体管 P2及第二 NMOS晶体管N2的公共节点连接到源极线SL，并且源极线SL是响应于第一驱动 控制信号CTRl及第二驱动控制信号CTR2而利用第一电源电压V_WD1或地电压VSS来驱动
10的。此外，附加写入驱动块950包括位线附加驱动单元1050A及源极线附加驱动单元 1050B。为了例示的目的，第二电源电压V_WD2的电压电平可以与第一电源电压V_WD1的电 压电平相等或不同。位线附加驱动单元1050A响应于温度信息INF_TMP及第一驱动控制信号CTRl而 利用第二电源电压V_WD2来驱动位线BL，并且包括具有形成在第二电源电压V_WD2与位线 BL之间的源极-漏极路径以及接收与温度信息INF_TMP相对应的信号及第一驱动控制信号 CTRl的栅极的第三PMOS晶体管P3。源极线附加驱动单元1050B响应于温度信息INF_TMP及第二驱动控制信号CTR2 而利用第二电源电压V_WD2来驱动源极线SL，并且包括具有形成在第二电源电压V_WD2与 源极线SL之间的源极-漏极路径以及接收与温度信息INF_TMP相对应的信号及第二驱动 控制信号CTR2的栅极的第四PMOS晶体管P4。本发明的第二实施例例示了温度信息INF_TMP可以是如图7中所示出的数字信 号。即，在施加给半导体存储装置的温度相对低的情况下，温度信息INF_TMP变为逻辑低， 而在施加给半导体存储装置的温度相对高的情况下，温度信息INF_TMP变为逻辑高。因此， 在温度相对低时，位线附加驱动单元1050A及源极线附加驱动单元1050B被激活，并且根据 输入数据DAT而利用第二电源电压V_WD2来附加地驱动位线BL及源极线SL。下文中，将简要地描述写入驱动单元1010、1030A及1030B以及附加写入驱动单元 1050A及1050B的操作。在写入操作中，半导体存储装置的写入使能信号WREN变为逻辑高。此时，在施加 给半导体存储装置的温度相对低的情况下，温度信息INF_TMP变为逻辑低，因此位线附加 驱动单元1050A及源极线附加驱动单元1050B被激活。因此，位线驱动单元1030A及位线 附加驱动单元1050A，以及源极线驱动单元1030B及源极线附加驱动单元1050B根据输入数 据DAT而利用相对应的电源电压来驱动位线BL及源极线SL。即，在输入数据为“0”的情况 下，利用第一电源电压V_WD1及第二电源电压V_WD2来驱动位线BL。在输入数据为“1”的 情况下，利用第一电源电压V_WD1及第二电源电压V_WD2来驱动源极线SL。此外，在施加给半导体存储装置的温度相对高的情况下，温度信息INF_TMP变为 逻辑高，因此位线附加驱动单元1050A及源极线附加驱动单元1050B被去活。S卩，在输入数 据为“0”的情况下，利用第一电源电压V_WD1来驱动位线BL。在输入数据为“1”的情况下， 利用第一电源电压V_WD1来驱动源极线SL。在用于驱动位线BL及源极线SL的电源电压根据温度信息INF_TMP而改变的情况 下，提供给连接在位线BL与源极线SL之间的存储单元910(参照图9)的电源电流根据温 度信息INF_TMP而改变。即，根据本发明的第二实施例，如同第一实施例中那样，能够根据 温度信息INF_TMP来控制提供给位线BL及源极线SL的电源电流。此处，就位线BL及源极 线SL而言，附加写入驱动块950充当用于控制电源电流的电路。图11例示了根据本发明第三实施例的半导体存储装置的框图。参照图11，该半导体存储装置包括存储单元1110、写入驱动块1130及驱动电流控 制块1150。存储单元1110包括磁性隧道结元件MTJ及开关元件TR。磁性隧道结元件MTJ是用于存储其数据状态基于流过位线BL及源极线SL的电流的方向而确定的数据的存储元 件。在字线WL的激活期期间，开关元件TR形成通过位线BL、磁性隧道结元件MTJ及源极线 SL的电流路径。写入驱动块1130响应于写入使能信号WREN及输入数据DAT而驱动位线BL及源 极线SL。位线BL及源极线SL是根据输入数据DAT而分别地利用写入电源电压V_WD或地 电压VSS来驱动的。根据写入驱动块1130的操作，将与输入数据DAT相对应的数据存储在 存储单元1110中。驱动电流控制块1150根据激活命令ACT及温度信息INF_TMP来控制开关元件TR， 以由此控制流过位线BL及源极线SL的驱动电流的量。根据本发明第三实施例的驱动电流 控制块1150可以在激活操作中通过根据施加给半导体存储装置的温度来调整开关元件TR 的激活期或电流驱动能力以控制流过位线BL及源极线SL的驱动电流的量。下文中，将参 照图12及图13来描述驱动电流控制块1150的各种结构。图12及图13例示了用于解释图11中的驱动电流控制块1150的框图。参照图12，驱动电流控制块1150响应于温度信息INF_TMP而控制开关元件TR的 电流驱动能力。因此，驱动电流控制块1150包括电压控制单元1210，用于根据温度信息 INF_TMP来控制提供给字线驱动单元1230的驱动电源电压V_WL ；以及字线驱动单元1230， 用于响应于激活命令ACT而利用驱动电源电压V_WL来驱动字线WL。此处，在激活操作中激 活命令ACT被使能，并响应于该激活命令ACT而激活字线WL。为了例示的目的，字线驱动单 元1230激活开关元件TR与激活命令ACT被使能的时段相对应的预定时间。在图12中所描述的驱动电流控制块1150中，驱动电源电压V_WL的电压电平根据 温度信息INF_TMP而改变。即，在施加给半导体存储装置的温度相对低的情况下，驱动电源 电压V_WL的电压电平变高，而在施加给半导体存储装置的温度相对高的情况下，驱动电源 电压V_WL的电压电平变低。如在图12中的驱动电流控制块1150中，如果驱动电源电压V_ WL的电压电平根据温度信息INF_TMP而改变，则被激活预定时间的字线WL的驱动电压的电 压电平也改变。字线WL的驱动电压的电压电平确定开关元件TR的电流驱动能力。S卩，可 以通过确定开关元件TR的导通程度来调整流过位线BL、磁性隧道结元件MTJ及源极线SL 的驱动电流的量。归根结底，可以根据温度来改变流过磁性隧道结元件MTJ的驱动电流的 量。同时，参照图13，驱动电流控制块1150响应于温度信息INF_TMP而调整开关元件 TR的激活期。驱动电流控制块1150包括使能信号生成单元1310，用于生成在预定时段中 响应于激活命令ACT而被使能的激活使能信号ACTEN ；以及激活期控制单元1330，用于响应 于温度信息INF_TMP而控制激活使能信号ACTEN的激活期。作为图13中所描述的驱动电 流控制块1150的结果，根据温度信息INF_TMP来改变字线WL的激活期。图14例示了图13中的激活期控制单元1330的电路图。参照图14，激活期控制单元1330包括第一延迟部1410，用于在第一传输部TGl 被激活的情况下接收激活使能信号ACTEN ；第二延迟部1430，用于在第二传输部TG2被激活 的情况下接收激活使能信号ACTEN ；以及输出部1450，用于将与第一延迟部1410及第二延 迟部1430的输出信号相对应的信号输出给字线WL。此处，对第一传输部TGl或第二传输部 TG2的使能是响应于温度信息INF_TMP及/INF_TMP来确定的，并且第一传输部TGl及第二传输部TG2分别地响应于对其输入的激活使能信号ACTEN而反映不同的延迟量Tl及T2。在施加给半导体存储装置的温度相对高的情况下，由于温度信息INF_TMP变为逻 辑高而反转温度信息/INF_TMP变为逻辑低，因此激活使能信号ACTEN被输入到第一延迟部 1410。同时，在施加给半导体存储装置的温度相对低的情况下，由于温度信息INF_TMP变为 逻辑低而反转温度信息/INF_TMP变为逻辑高，因此激活使能信号ACTEN被输入到第二延 迟部1430。此处，在温度信息INF_TMP是模拟信号的情况下，可以相应地改变激活期控制 单元1330的结构。在这种情况下，激活期控制单元1330可以包括用于将与温度信息INF_ TMP相对应的延迟时间反映到激活使能信号ACTEN的延迟电路以及用于在延迟时间期间输 出用于激活字线WL的信号的输出电路。图15例示了用于解释图14中的激活期控制单元1330的操作的波形图。为了例 示的目的，图15中的温度信息INF_TMP用作如图7中那样响应于具有预定电压电平的第二 温度电压V_TMP2而转变为逻辑低或逻辑高的信号的示例。参照图14及图15，在施加给半导体存储装置的温度相对低(即，温度信息INF_ TMP为逻辑低)的情况下，第二传输部TG2导通，因此与第二延迟部1430相对应的延迟时间 T2被反映在激活使能信号ACTEN中。因此，从输出部1450输出到字线WL的信号的脉冲宽 度与延迟时间T2相对应。此处，与延迟时间T2相对应的脉冲宽度是指在施加给半导体存 储装置的温度相对低的情况下激活图13中的开关元件TR较长时间。这意味着流过磁性隧 道结元件MTJ的驱动电流的量增大。因而，在施加给半导体存储装置的温度相对高(即，温度信息INF_TMP为逻辑高) 的情况下，第一传输部TGl导通，因此与第一延迟部1410的延迟时间Tl被反映在激活使能 信号ACTEN中。因此，输出到字线WL的信号的脉冲宽度与延迟时间Tl相对应。这意味着 流过磁性隧道结元件MTJ的驱动电流的量减小。根据图11至图14中所描述的本发明第三实施例的半导体存储装置能够通过根据 温度信息INF_TMP来控制开关元件TR的电流驱动能力或激活期以控制流过磁性隧道结元 件MTJ的驱动电流的量。如上所述，根据本发明第一实施例至第三实施例的半导体存储装置能够根据温度 来控制提供给磁性隧道结元件MTJ的电源电流或流过磁性隧道结元件MTJ的驱动电流的 量。这意味着能够根据不同的装置特性来调整磁性隧道结元件MTJ的开关电流。因此，能 够确保稳定的写入操作以及对由PVT导致的问题的改进。而且，根据本发明，能够将在将数 据存储在磁性隧道结元件MTJ中时所需的功耗最小化。根据本发明，即使温度改变，也能够通过根据施加给半导体存储装置的温度来控 制磁性隧道结元件MTJ的开关电流以确保对期望数据的稳定的写入操作。此外，根据本发明，即使在半导体存储装置中出现由PVT导致的变化，也能够确保 对输入数据的稳定的写入操作。而且，根据本发明，能够通过根据温度来控制磁性隧道结元件MTJ的开关电流以 使数据存储所需的功耗最小化。虽然已关于特定实施例描述了本发明，但是本领域技术人员应当理解，可以在不 背离如以下权利要求书中所限定的本发明的精神及范畴的情况下进行各种改变及修改。例如，在上述实施例中，所例示的逻辑门及晶体管可以根据对其输入的信号的极
13性而实现为具有不同的位置及类型。
权利要求
一种半导体存储装置，包括存储单元，连接在第一驱动线与第二驱动线之间，并被构造成存储其数据状态基于流过所述第一驱动线及所述第二驱动线的电流的方向而确定的数据；以及电流控制块，被构造成在写入操作中响应于温度信息来控制提供给所述第一驱动线及所述第二驱动线的电源电流。
2.根据权利要求1所述的半导体存储装置，其中所述存储单元包括存储元件，被构造成根据流过其电流路径的电流的方向来存储电阻；以及开关元件，被构造成在字线的激活期期间形成包括所述存储元件、所述第一驱动线及 所述第二驱动线的电流路径。
3.根据权利要求2所述的半导体存储装置，其中所述存储元件包括磁性隧道结器件。
4.根据权利要求1所述的半导体存储装置，还包括温度信息生成块，被构造成生成根 据温度而变化的所述温度信息。
5.根据权利要求4所述的半导体存储装置，其中所述温度信息生成块包括温度电压产生单元，被构造成产生其电压电平基于温度而确定的第一温度电压及具有 预定电压电平的第二温度电压；以及温度信息输出单元，被构造成响应于所述第一温度电压及所述第二温度电压而输出所 述温度信息。
6.根据权利要求1所述的半导体存储装置，还包括写入驱动块，被构造成在所述写入 操作中响应于输入数据而利用相对应的电源电压来驱动所述第一驱动线及所述第二驱动 线。
7.一种半导体存储装置，包括存储单元，连接在第一驱动线与第二驱动线之间，并被构造成存储其数据状态基于流 过所述第一驱动线及所述第二驱动线的电流的方向而确定的数据；写入驱动块，被构造成在写入操作中响应于输入数据而驱动所述第一驱动线及所述第 二驱动线；以及电压控制块，被构造成响应于温度信息而控制提供给所述写入驱动块的电源电压。
8.根据权利要求7所述的半导体存储装置，其中所述电源电压的电压电平是基于所述 温度信息而确定的。
9.根据权利要求7所述的半导体存储装置，其中所述电压控制块包括电压产生单元，被构造成产生其电压电平基于所述温度信息而确定的电压；以及驱动单元，被构造成响应于所述温度信息而利用由所述电压产生单元产生的电压来驱 动所述写入驱动块的电源电压端子。
10.根据权利要求7所述的半导体存储装置，其中所述存储单元包括存储元件，被构造成根据流过其电流路径的电流的方向来存储电阻；以及开关元件，被构造成在字线的激活期期间形成包括所述存储元件、所述第一驱动线及 所述第二驱动线的电流路径。
11.根据权利要求10所述的半导体存储装置，其中所述存储元件包括磁性隧道结器件。
12.根据权利要求7所述的半导体存储装置，还包括温度信息生成块，被构造成生成根据温度而变化的所述温度信息。
13.一种半导体存储装置，包括存储单元，连接在第一驱动线与第二驱动线之间，并被构造成存储其数据状态基于流 过所述第一驱动线及所述第二驱动线的电流的方向而确定的数据；写入驱动块，被构造成在写入操作中利用第一电源电压来驱动所述第一驱动线及所述 第二驱动线中的与输入数据相对应的驱动线；以及附加写入驱动块，被构造成响应于温度信息而利用第二电源电压来附加地驱动所述第 一驱动线及所述第二驱动线中的与所述数据相对应的驱动线。
14.根据权利要求13所述的半导体存储装置，其中所述写入驱动块包括控制信号生成单元，被构造成响应于所述输入数据而生成第一驱动控制信号及第二驱 动控制信号；以及第一驱动单元及第二驱动单元，被构造成响应于所述第一驱动控制信号及所述第二驱 动控制信号而利用所述第一电源电压来驱动所述第一驱动线或所述第二驱动线。
15.根据权利要求14所述的半导体存储装置，其中所述附加写入驱动块包括第一附加驱动单元，被构造成响应于所述温度信息及所述第一驱动控制信号而利用所 述第二电源电压来驱动所述第一驱动线；以及第二附加驱动单元，被构造成响应于所述温度信息及所述第二驱动控制信号而利用所 述第二电源电压来驱动所述第二驱动线。
16.根据权利要求13所述的半导体存储装置，其中所述存储单元包括存储元件，被构造成根据流过其电流路径的电流的方向来存储电阻；以及开关元件，被构造成在字线的激活期期间形成包括所述存储元件、所述第一驱动线及 所述第二驱动线的电流路径。
17.根据权利要求16所述的半导体存储装置，其中所述存储元件包括磁性隧道结器件。
18.根据权利要求13所述的半导体存储装置，还包括温度信息生成块，被构造成生成 根据温度而变化的所述温度信息。
19.一种半导体存储装置，包括存储元件，被构造成存储其数据状态基于流过该存储元件的电流路径的电流的方向而 确定的数据；开关元件，被构造成在字线的激活期期间形成包括所述存储元件、所述第一驱动线及 所述第二驱动线的电流路径；以及驱动电流控制块，被构造成通过根据温度信息控制所述开关元件来控制流过所述第一 驱动线及所述第二驱动线的驱动电流的量。
20.根据权利要求19所述的半导体存储装置，还包括写入驱动块，被构造成在写入操 作中响应于输入数据而利用相对应的电源电压来驱动所述第一驱动线及所述第二驱动线。
21.根据权利要求19所述的半导体存储装置，其中所述驱动电流控制块根据所述温度 信息来控制所述开关元件的电流驱动能力。
22.根据权利要求19所述的半导体存储装置，其中所述驱动电流控制块包括字线驱动单元，被构造成在激活操作中在预定时段期间驱动所述字线；以及电压控制单元，被构造成响应于所述温度信息而控制提供给所述字线驱动单元的电源 电压。
23.根据权利要求19所述的半导体存储装置，其中所述驱动电流控制块根据所述温度 信息来控制所述开关元件的激活期。
24.根据权利要求19所述的半导体存储装置，其中所述驱动电流控制块包括信号生成单元，被构造成生成在激活操作中在预定时段期间被使能的使能信号；以及 周期控制单元，被构造成响应于所述温度信息而控制所述使能信号的激活期。
25.根据权利要求24所述的半导体存储装置，其中所述周期控制单元包括 延迟部，被构造成将与所述温度信息相对应的延迟时间反映到所述使能信号；以及 输出部，被构造成在由所述延迟部确定的时间期间输出用于激活所述字线的信号。
26.根据权利要求19所述的半导体存储装置，其中所述存储元件包括磁性隧道结器件。
27.根据权利要求19所述的半导体存储装置，还包括温度信息生成块，被构造成生成 根据温度而变化的所述温度信息。
全文摘要
本发明涉及一种半导体存储装置。所述半导体存储装置使用磁性隧道结器件(MTJ)，并且包括存储单元，连接在第一驱动线与第二驱动线之间，并被构造成存储其数据状态基于流过所述第一驱动线及所述第二驱动线的电流的方向而确定的数据；以及电流控制块，被构造成在写入操作中响应于温度信息来控制提供给所述第一驱动线及所述第二驱动线的电源电流。
文档编号G11C11/02GK101908369SQ20091017506
公开日2010年12月8日 申请日期2009年9月27日 优先权日2009年6月5日
发明者吴荣训, 李升妍 申请人:海力士半导体有限公司