位线驱动电路及非易失性存储电路的制作方法

技术特征：

技术总结
本申请提供了一种位线驱动电路及一种包括位线驱动电路的非易失性存储电路，通过利用NMOS晶体管的更高的栅极和基底的电压差来提高读传感速度，可以增加传感放大电路读信号的读取速度，进而提高非易失性存储电路的性能。

技术研发人员：權彞振;倪昊;许家铭;刘晓艳
受保护的技术使用者：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
技术研发日：2016.02.19
技术公布日：2017.08.29