半导体器件的制作方法

2017年12月21日提交的日本专利申请no.2017-245271的公开内容，包括说明书、附图和摘要，通过引用整体并入本文。

本公开涉及当应用于半导体器件时有效的技术，半导体器件例如是具有并行接口的电路。

背景技术：

随着信息处理技术的进步，能够实现高速和低功耗的半导体器件变得越来越流行。

在这种半导体器件中，例如，已知有关基于数据选通信号(dqs)以实现高速数据通信的半导体存储器件的技术。

作为基于数据选通信号(dqs)的半导体存储器件的示例，存在具有gbps频带的数据传输速率的半导体存储器件，例如ddr4sdram(双倍数据速率4同步dram)。

通常，在这种高速半导体存储器件和中央处理单元(cpu)之间提供存储器接口。

在这方面，公开了一种技术，其由于数据的波动而执行同步定时的校准(专利文献1：日本未审查专利申请公开no.2010-86246)。

技术实现要素：

另一方面，在并行接口的情况下，由于相邻信号线之间的串扰的影响，可能发生信号延迟。该信号延迟导致同步定时的偏差，因此是实现高速的重要问题。

已经做出本公开以解决上述问题，并且本公开的目的是提供一种能够利用简单方法实现稳定数据通信的半导体器件。

根据本说明书和附图的描述，其他目的和新颖特征将是显而易见的。

根据本公开的一个方面的半导体器件包括：多条信号线；以及与信号线对应地设置的驱动器电路，以通过驱动每条信号线来并行地传输多个数据。此外，半导体器件还包括：多个延迟电路，其对应于每条信号线而设置，并且可以可变地设定传输到信号线的数据的延迟量；以及定时调节电路，用于基于信号线中相邻信号线的数据来设定对应信号线的延迟量。

根据实施例，半导体器件可以用简单的方法实现稳定的数据通信。

附图说明

图1是示出基于第一实施例的半导体器件1的配置的图；

图2是基于第一实施例的接口电路的定时图；

图3是示出基于第一实施例的定时调节电路200关于数据d1的调节表的示例的图；

图4a和图4b是示出基于第一实施例的调节值之间的关系的图；

图5是示出基于第二实施例的半导体器件1#的配置的图；和

图6是基于第二实施例的接口电路的定时图。

具体实施方式

将参考附图详细描述本公开的优选实施例。应注意，在整个附图中，相同或相应的部件由相同的附图标记表示，因此将不再重复其描述。

第一实施例

图1是示出基于第一实施例的半导体器件1的配置的图。

如图1所示，半导体器件1包括接口电路。

更具体地，将描述并行接口电路。

半导体器件1包括多条信号线ds0至ds2(下文中，也称为信号线ds)以及与信号线对应设置的驱动器电路100，以通过驱动每条信号线ds0至ds2来并行传输多个数据d0至d2。半导体器件1包括：多个延迟电路dl0至dl2(下文中，也统称为延迟电路dl)，其对应于每条信号线ds0至ds2而设置并且可以可变地设定传输到信号线的数据的延迟量；以及采样电路s0至s2，用于对延迟电路dl0至dl2的每个数据进行采样。此外，半导体器件1还包括：定时调节电路，用于基于相邻信号线的数据来设定对应信号线的延迟量；以及信号变化检测电路dt0和dt2，其对应于每条信号线ds0和ds2而设置。

在该示例中，描述了用于设定信号线ds1的延迟电路dl1的延迟量的方法作为示例。

作为示例，驱动器电路100包括多个比较器。每个比较器基于参考电压和输入电压之间的比较来将数据d输出到对应的信号线ds。在该示例中，作为示例，驱动器电路100将读取数据d0至d2输出到信号线ds0至ds2中的每一个信号线。

图2是基于第一实施例的接口电路的定时图。

参考图2，它示出信号线ds0的数据d0相对于时间t0处的信号从“l”电平变为“h”电平。信号线ds2的数据d2从“l”电平变为“h”电平。

信号线ds1的数据d1在时间t2处从“h”电平变为“l”电平。在时间t0处信号线ds1中信号从“h”电平变为“l”电平是理想的，但是示出的是由于信号线ds0和ds2中信号变化的串扰的影响，下降时段被延迟给定的时间段。

因此，当在延迟电路dl0至dl2中添加固定值的延迟量时，信号线ds1的数据d1滞后于其他数据。

在时间t3，输出通过延迟电路dl0和dl2的数据d0_d和d2_2。

在时间t4，由于串扰的影响，有可能输出通过延迟电路dl1的延迟数据d1_d。

在该示例中，关于信号线ds1来调节延迟量。更具体地，将延迟量调节为抵消由于信号线ds0和ds2中的信号变化的串扰的影响而导致的延迟的值。该示例示出了通过调节值l2#调节延迟量的情况。

以这种方式，可以通过消除串扰的影响来对准采样电路s的同步定时。

在该示例中，数据d0和d2在时间t1处改变。

信号变化检测电路dt0和dt2分别检测特定变化并从“l”电平转变到“h”电平。

定时调节电路200基于从信号变化检测电路dt0和dt2输入的数据d0_tr和d2_tr，分别获得信号线ds0和ds2的数据。

当数据d0_tr和d2_tr为“h”电平时，定时调节电路200获得发送到信号线d20和ds2的数据d0和d2。定时调节电路200基于所获得的数据d0、d2和发送到信号线ds1的数据d1的组合来调节延迟量。

图3是示出基于第一实施例的关于数据d1的定时调节电路200的调节表的示例的图。

参考图3，其示出了用于基于数据d1的状态以及数据d0和d2的状态来对调节值δl进行调节的表。

对于数据d1，当没有信号改变“x”时，调节值为0(无)。

在数据d1从“l”电平转变为“h”电平的情况下，当数据d2从“l”电平转变为“h”电平时，信号定时受到串扰的影响。在这种情况下，定时调节电路200将调节值设定为调节值l1。数据d0的状态是无信号变化的状态。

在数据d1从“l”电平转变为“h”电平的情况下，当数据d0从“l”电平转变为“h”电平时，信号定时受到串扰的影响。在这种情况下，定时调节电路200将调节值设定为调节值l1。数据d1的状态是没有信号变化的状态。

在数据d1从“l”电平转变为“h”电平的情况下，当数据d0从“l”电平转变为“h”电平并且当数据d2从“l”电平变为“h”时电平，信号定时受串扰影响。在这种情况下，定时调节电路200将调节值设定为调节值l2。

在数据d1从“l”电平转变为“h”电平的情况下，当数据d2从“h”电平转变为“l”电平时，信号定时受到串扰的影响。在这种情况下，定时调节电路200将调节值设定为调节值l3。数据d0的状态是没有信号变化的状态。

在数据d1从“l”电平转变为“h”电平的情况下，当数据d0从“h”电平转变为“l”电平时，信号定时受到串扰的影响。在这种情况下，定时调节电路200将调节值设定为调节值l3。数据d1的状态是没有信号变化的状态。

在数据d1从“l”电平转变为“h”电平的情况下，当数据d0从“h”电平转变为“l”电平并且数据d2从“h”电平变为“l”电平时，信号定时受串扰影响。在这种情况下，定时调节电路200将调节值设定为调节值l4。

在数据d1从“h”电平转变为“l”电平的情况下，当数据d2从“l”电平转变为“h”电平时，信号定时受到串扰的影响。在这种情况下，定时调节电路200将调节值设定为调节值l1#。数据d0的状态是没有信号变化的状态。

在数据d1从“h”电平转变为“l”电平的情况下，当数据d0从“l”电平转变为“h”电平时，信号定时受到串扰的影响。在这种情况下，定时调节电路200将调节值设定为调节值l1#。数据d1的状态是没有信号变化的状态。

在数据d1从“h”电平转变为“l”电平的情况下，当数据d0从“l”电平转变为“h”电平并且数据d2从“l”电平转变为“h”电平时，信号定时受串扰影响。在这种情况下，定时调节电路200将调节值设定为调节值l2#。

在数据d1从“h”电平转变为“l”电平的情况下，当数据d2从“h”电平转变为“l”电平时，信号定时受到串扰的影响。在这种情况下，定时调节电路200将调节值设定为调节值l3#。数据d0的状态是没有信号变化的状态。

在数据d1从“h”电平转变为“l”电平的情况下，当数据d0从“h”电平转变为“l”电平时，信号定时受到串扰的影响。在这种情况下，定时调节电路200将调节值设定为调节值l3#。数据d1的状态是没有信号变化的状态。

在数据d1从“h”电平转变为“l”电平的情况下，当数据d0从“h”电平转变为“l”电平并且数据d2从“h”电平转变为“l”电平时，信号定时受串扰影响。在这种情况下，定时调节电路200将调节值设定为调节值l4#。

在数据d1从“l”电平转变为“h”电平的情况下，当数据d0从“l”电平转变为“h”电平并且数据d2从“h”电平转变为“l”电平时，或者，当数据d0从“h”电平转变为“l”电平并且数据d2从“l”电平转变为“h”电平时，相邻信号线ds的数据的逻辑电平彼此相反，所以不会发生串扰。因此，在这种情况下，调节值为0(无)。

在数据d1从“h”电平转变为“l”电平的情况下，当数据d0从“l”电平转变为“h”电平并且数据d2从“h”电平转变为“l”电平时，或者，当数据d0从“h”电平转变为“l”电平并且数据d2从“l”电平转变为“h”电平时，相邻信号线ds的数据的逻辑电平彼此相反，所以不会发生串扰。因此，在这种情况下，调节值为0(无)。

图4a和图4b是示出基于第一实施例的调节值的关系的图。

参考图4a，其示出了调节值l1至l4的关系。

被设定为调节值δl的调节值l1和l2为负。另一方面，调节值l3和l4是正的。调节值l1和l2满足关系|l2|>|l1|。调节值l3和l4满足关系l4>l3。

在数据d1从“l”电平转变为“h”电平的情况下，当数据d0从“l”电平转变为“h”电平并且数据d2从“l”电平转变为“h”电平时，与数据d0和d2中仅一个转变时相比，信号定时受串扰的影响更大。因此，需要增加延迟量的调节值。

在数据d1从“l”电平转变为“h”电平的情况下，当数据d0从“h”电平转变为“l”电平并且数据d2从“h”电平转变为“l”电平时，与数据d0和d2中仅一个转变时相比，信号定时受串扰的影响更大。因此，需要增加延迟量的调节值。

参考图4b，其示出了调节值l1#与l4#的关系。

被设定为调节值δl的调节值l1#和l2#是负的。另一方面，调节值l3#和l4#是正的。调节值l1#和l2#满足关系|l2#|>|l1#|。调节值l3#和l4#满足关系l4#>l3#。

在数据d1从“h”电平转变为“l”电平的情况下，当数据d0从“l”电平转变为“h”电平并且数据d2从“l”电平转变为“h”电平时，与数据d0和d2中仅一个转变时相比，信号定时受串扰的影响更大。因此，需要增加延迟量的调节值。

在数据d1从“h”电平转变为“l”电平的情况下，当数据d0从“h”电平转变为“l”电平并且数据从“h”电平转变为“l”电平时，与数据d0和d2中仅一个转变时相比，信号定时受串扰的影响更大。因此，需要增加延迟量的调节值。

利用该方法，可以将信号线ds1的延迟电路dl1的延迟量调节为抵消相邻信号线ds之间的串扰影响的值。

注意，尽管该示例描述了其中针对信号线ds1设置定时调节电路200的配置，但是也可以根据相同的方法对应于每个信号线ds设置定时调节电路200。利用这种配置，可以消除串扰对每条信号线ds的影响。结果，可以增加用于对多个采样电路s中的多个数据进行采样的有效窗口宽度，从而提高处理速度。

此外，信号变化检测电路dt0和dt2分别输出检测信号线ds0和ds2的信号电平的转变的检测信号d0_tr和d2_tr(“h”电平)。

定时调节电路200根据检测信号d0_tr和d2_tr获得信号线ds0和ds2的信号电平。因此，定时调节电路200可以以检测信号d0_tr和d2_tr作为触发来可靠地获得信号线ds0和ds2的转变后的数据。

以这种方式，可以根据图3的调节表可靠地设定调节值δl。

可以通过测试来设定图3的调节表。

例如，测试可以使用从设置在半导体器件中的存储器输出的数据。基于该数据，驱动器电路100通过使用预定数据模式来驱动信号线ds。

例如，驱动器电路100根据诸如“101010”的交替数据模式驱动信号线ds。还可以通过根据该驱动检测延迟电路dl的延迟差来设定调节表。可以设定各种数据模式。

第二实施例

图5是示出基于第二实施例的半导体器件1#的配置的图。

如图5所示，半导体器件1#包括接口电路。

更具体地，将描述并行接口电路。

半导体器件1#包括多条信号线ds0至ds5，以及与信号线对应设置的驱动器电路100，以通过驱动每条信号线ds0至ds5来并行传输多个数据d0至d5。半导体器件1#还包括：多个延迟电路dl0至dl5，其对应于每条信号线ds0至ds5而设置，并且可以可变地设定传输至信号线的数据的延迟量；以及采样电路s0至s5，用于对每个延迟电路dl0至dl5的数据进行采样。

此外，半导体器件1#包括用于基于相邻信号线的数据设定对应信号线的延迟量的定时调节电路210，以及对应于信号线ds0、ds1、ds3和ds4中的每一个信号线而设置的信号变化检测电路dt0、dt1、dt3和dt4。

在该示例中，描述了用于设定信号线ds2的延迟电路dl2的延迟量的方法作为示例。

作为示例，驱动器电路110包括多个比较器。每个比较器基于参考电压和输入电压之间的比较输出数据d至对应的信号线ds。在该示例中，驱动器电路110作为示例将读取数据d0至d5输出到信号线ds0至ds5中的每一个信号线。

图6是基于第二实施例的接口电路的定时图。

参考图6，它示出信号线ds0的数据d0在时间t10处从“h”电平变为“l”电平。信号线ds1的数据d1从“l”电平变为“h”电平。信号线ds3的数据d3从“l”电平变为“h”电平。信号线ds4的数据d4保持“l”电平。

在t11，信号线ds2的数据d2从“h”电平变为“l”电平。在时间t10处信号线ds2中信号从“h”电平变为“l”电平是理想的，但是示出的是，由于信号线ds0、ds1和ds3中信号变化的串扰的影响，上升时段被延迟了给定的时间段。

因此，当在延迟电路dl0、dl1和dl3中添加固定值的延迟量时，信号线ds2的数据d2滞后于其他数据。

在时间t13，输出通过延迟电路dl0、dl1和dl3的数据d0_d、d1_d和d3_d。

由于在时间t14的串扰的影响，有可能输出通过延迟电路dl2的延迟数据d2_d。

在该示例中，关于信号线ds2的数据d2调节延迟量。更具体地，将延迟量调节为抵消由于信号线ds0、ds1、ds3和ds4中的信号变化的串扰的影响而导致的延迟的值。该示例示出了其中通过调节值lx#调节延迟量的情况。

以这种方式，可以通过消除串扰的影响来对准采样电路s的同步定时。

在该示例中，数据d0、d1和d2在时间t10处变化。

信号变化检测电路dt0、dt1和dt3分别检测特定变化并从“l”电平转变到“h”电平。

定时调节电路210基于从信号变化检测电路dt0、dt1和dt3输入的数据d0_tr、d1_tr和d3_tr，分别获得信号线ds0、ds1和ds3的数据。

当数据d0_tr、d1_tr和d3_tr为“h”电平时，定时调节电路210获得传输到信号线ds0、ds1和ds3的数据d0、d1和d3。定时调节电路210基于所获得的数据d0、d1、d3和传输到信号线ds2的数据d2的组合来调节延迟量。

更具体地，定时调节电路210基于与第一实施例中描述的相同的调节表，基于数据d0、d1和d3的状态来调节调节值δl。

注意，该示例描述了不使用数据d4的状态的情况，因为传输到信号线ds4的数据没有变化。然而，当传输到信号线ds4的数据发生变化时，也以与上述相同的方式对数据d4调节调节值δl。

利用该方法，可以将信号线ds2的延迟电路dl2的延迟量调节为抵消相邻信号线ds的串扰影响的值。

在第二实施例中，半导体器件消除了相邻的四条信号线ds的串扰的影响。换句话说，可以将调节值调节为高精度值δl。结果，可以增加用于对采样电路s中的多个数据进行采样的有效窗口宽度，从而提高处理速度。换句话说，可以用简单的方法实现稳定的数据通信。

注意，尽管该示例描述了针对信号线ds2设置定时调节电路210的配置，但是也可以根据相同的方法对应于每条信号线ds来设置定时调节电路210。以这种方式，可以消除串扰对每条信号线ds的影响。

已经基于优选实施例详细描述了本公开。然而，本公开不限于特定实施例，并且不用说，在不脱离本公开的范围的情况下，可以对本公开进行各种修改。