专利名称:非易失性存储器及其写入方法、以及半导体装置的制作方法
技术领域：
本发明涉及半导体存储器。本发明特别涉及具备多个能够进行一次写入的存储单元的非易失性存储器(也被称为非易失性半导体存储器)。
背景技术：
半导体存储器包括DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)、快闪存储器、EEPROM(电可擦可编程只读存储器)等。即使是优良的制造步骤，也引起如下情况这些存储器的容量越大，存在坏位(defective bit)的概率增加。现有技术的大容量存储器设置有冗余电路，因此，通过在制造芯片之后修复坏位，提高成品率，谋求成本降低。具体地说，在出厂之前检查存储器，若存在坏位，则设定为使在冗余电路中的保险丝断开等，在修复坏位之后才出厂(例如，参照非专利文件1)。
非专利文件1 Keeth baker，“DRAM电路设计教程”(DRAMCircuit Design A TUTORIAL)，IEEE PRESS，2001年，第108页-第109页作为半导体存储器的一种，可以举出具备多个只能够进行一次写入的存储单元的非易失性存储器，其被称为一次写入存储器(write-once memory)或一次可编程存储器(one time programmable memory)等。由于一次写入存储器只能对各存储单元进行一次写入，所以，不可通过实际的写入检查检出坏位。换言之，存在着到使用的时候才可区别合格品和次品的问题。因此，不可如上所述那样采取设置冗余电路以在修复坏位之后才出厂的措施，因而，难以提供缺陷少的存储器。
发明内容鉴于上述问题，本发明的目的在于提供一种缺陷概率大幅度降低了的一次写入存储器。
如上所述，一次写入存储器不可以在出货之前检查坏位，因此，要求极大降低坏位的概率。因此，发明人提供了如下结构作为一次写入存储器的写入工作，除了数据写入之外，还包括坏位的检测及坏位的修复这一系列工作，由此，降低发生缺陷的概率。
以下描述本发明的具体结构。
作为本发明的非易失性存储器的一个方式，该非易失性存储器包括由具有冗余存储单元的多个存储单元构成的存储单元阵列；对所述冗余存储单元分配地址的第一电路；输出判定信号的第二电路，该判定信号表示是否正常地进行了写入；输入所述判定信号并控制所述第一电路及所述第二电路的第三电路。
作为本发明的非易失性存储器的一个方式，该非易失性存储器包括数据寄存器；第一写入电路；读出电路；位线驱动电路；字线驱动电路；由包括冗余存储单元的多个存储单元构成的存储单元阵列；检验电路；对所述冗余存储单元分配地址的第二写入电路；时序控制电路。所述检验电路对存储在所述数据寄存器中的数据和存储在所述存储单元中的数据进行比较，输出判定信号。关于所述时序控制电路，输入所述判定信号，并至少输出第一控制信号、第二控制信号、第三控制信号、以及第四控制信号。将第一控制信号输入到所述检验电路。将第二控制信号输入到所述第二写入电路。将第三控制信号输入到所述第一写入电路。将第四控制信号输入到所述读出电路。
在本发明的非易失性存储器中，多个存储单元也可以分别具备存储元件，该存储元件也可以具备有机层。
作为本发明的另一方式，提供一种半导体装置，该半导体装置内置有所述非易失性存储器并具有通信功能。
作为本发明的另一方式，提供一种半导体装置，该半导体装置内置有所述非易失性存储器，形成在柔性衬底上并具有通信功能。
作为本发明的另一方式，提供安装有上述半导体装置的纸币、硬币、有价证券、证书、无记名债券、包装用容器、书籍、记录介质、交通工具、食品、衣物、保健用品、日用品、化学制品或电子设备。
作为本发明的一次写入存储器的写入方法的一个方式，该写入方法包括如下步骤将第一数据写入到第一地址的第一步骤；在进行所述第一步骤之后对存储在所述第一地址中的第二数据和所述第一数据进行比较的第二步骤；在所述第二步骤的结果为不一致的情况下对冗余存储单元分配所述第一地址的第三步骤；在进行所述第三步骤之后将所述第一数据写入到所述冗余存储单元的第四步骤。
通过采用本发明的结构和写入方法，可以提供缺陷较少的一次写入存储器。
另外，形成在柔性衬底上并内置有本发明的非易失性存储器的具有通信功能的半导体装置缺陷较少，并且，数据不会被改写，可以实现高安全性。
图1是本发明的半导体存储器的框图。
图2是表示本发明的半导体存储器的写入工作的流程图。
图3是说明本发明的半导体存储器所具备的字线驱动电路的结构的图。
图4A和4B是表示本发明的半导体存储器的写入工作的时序图。
图5是说明本发明的半导体存储器所具备的字线驱动电路的结构的图。
图6是本发明的半导体存储器的框图。
图7是说明本发明的半导体存储器所具备的字线驱动电路的结构的图。
图8是说明本发明的半导体存储器所具备的检验电路的结构的图。
图9是内置有本发明的半导体存储器的半导体装置的框图。
图10A和10B是半导体存储器的框图。
图11A和11B是说明本发明的半导体装置的制造方法的图。
图12A和12B是说明本发明的半导体装置的制造方法的图。
图13A和13B是本发明的半导体装置的俯视图及截面图。
图14A至14H是表示本发明的半导体装置的应用方式的图。
具体实施方式以下参照本发明的实施方式。其中，本发明可以通过多种不同的方式来实施，本领域人员可以很容易地理解一个事实就是，其方式和详细内容可以被变换为各种各样的形式，而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。此外，在用来说明实施方式的所有附图中，使用同一标号来表示同一部分或具有相同功能的部分，并省略其重复的说明。
实施方式1在本实施方式中，说明本发明的一次写入存储器的结构和工作。
首先，说明进行标准写入工作的一次写入存储器的结构和工作的一个例子。这里，存储元件具有如下特性初期状态为高电阻状态，可以通过施加6V的电压进行写入，并在写入之后成为低电阻状态。作为存储元件，可以采用在电极之间设置有无机膜或有机膜的结构。
图10A是一次写入存储器的框图的一个例子，存储器1001具备读出/写入电路1002、位线驱动电路1003、字线驱动电路1007、存储单元阵列1010。位线驱动电路1003具备列译码器1004、电平转换器1005、选择器1006，而字线驱动电路1007具备行译码器1008、电平转换器1009。图10B是构成存储单元阵列1010的存储单元的电路图。存储单元1011由选择晶体管1012和存储元件1013构成，在选择晶体管的源电极和漏电极中的一个与位线连接、另一方与存储元件1013的另一个电极连接、栅电极与字线连接。另外，在存储元件1013中的另一电极连接于公共电极(电位Vc)。
图10A和10B所示的一次写入存储器输入写允许信号(WE)、读允许信号(RE)、时钟信号(CLK)、地址信号(ADR)、输入数据信号(DATAIN)，输出数据信号(DATAOUT)被输出。若声明(assert)写允许信号(WE)，则选择地址信号所指定的存储单元，并且，将输入数据写入到所选择的存储单元中。另外，若声明(assert)读允许信号(RE)，则选择地址信号所指定的存储单元，并读出所选择的存储单元中存储的数据作为输出数据信号(DATAOUT)。本发明的存储器是一次写入存储器，因此，不可在出厂之前声明(assert)写允许信号来输入数据，以检出及修复坏位。因此，在本发明的存储器中，也可以由用户声明(assert)写允许信号。另外，输入数据信号也可以不是检查用数据。
将地址信号输入到列译码器1004，并且，该列译码器1004选择所指定的列的信号线。电平转换器1005根据需要改变信号线的电压电平。选择器1006驱动由列译码器1004选择的列的开关，并连接位线和读出/写入电路1002。将地址信号输入到行译码器1008，并且，选择所指定的行的信号线。电平转换器1009根据需要改变信号线的电压。结果，将预定的电势输入到所选择的字线。
例如，在写入时，对所选择的存储单元的位线及字线施加6V电压，对公共电极施加0V电压。结果，选择晶体管1012成为导通状态，对存储元件1013施加大约6V的电压，存储元件1013的元件特性(电阻值等)变化。另外，在读出时，对所被选择的存储单元的字线施加3V的电压，对公共电极施加0V的电压，选择晶体管1012成为导通状态，所选择的位线连接于读出电路。结果，根据存储元件1013的元件特性(高电阻状态或低电阻状态等)读出所存储的数据。
如上所述，构成进行标准写入工作的一次写入存储器，进行写入工作或读出工作。
接着，说明本发明的一次写入存储器的结构和工作的一个例子。图1是本发明的一次写入存储器的框图的一个例子，存储器101具备读出/写入/检验电路102、位线驱动电路107、字线驱动电路108、存储单元阵列109、第二写入电路110、时序控制电路111。读出/写入/检验电路102具备读出/写入电路104、检验电路105、以及数据寄存器106。将读出/写入电路104中的写入电路称为第一写入电路。
本发明的一次写入存储器的结构的特征如下与通常的一次写入存储器相比，存储单元阵列109具备冗余存储单元，存储单元阵列109的驱动电路具有对应于冗余存储单元的结构。另外，其它特征如下具备确认写入结果的检验电路105，具有对冗余存储单元分配地址的第二写入电路110，具有对读出/写入/检验电路102、第二写入电路110、位线驱动电路107、以及字线驱动电路108进行控制的时序控制电路111。另外，将从检验电路105输出的判定信号输入到时序控制电路111。
存储器101输入写允许信号(WE)、读允许信号(RE)、时钟信号(CLK)、地址信号(ADR)、输入数据信号(DATAIN)，输出输出数据信号(DATAOUT)。通过声明(assert)读允许信号(RE)进行读出工作。若声明(assert)读允许信号(RE)，则选择地址信号所指定的存储单元，读出所选择的存储单元中存储的数据，作为输出数据信号(DATAOUT)。
图2是表示一系列写入工作的一个例子的流程图。写入工作是通过声明(assert)写允许信号(WE)而进行的。若声明(assert)(S1)写允许信号(WE)，则首先选择地址信号(ADR)所指定的存储单元，将输入数据写入到所选择的存储单元(S2)。在写入输入数据之后，对存储在所选择的存储单元中的数据和输入数据进行比较(S3)，确认写入结果。若两个数据一致(S4)，则判定为写入工作是正常进行的，结束写入工作(S5)。若两个数据不一致(S6)，则判定为写入中产生异常，对冗余存储单元分配产生异常的地址(S7)。并且，再次进行写入，结束写入工作。
此外，在判定为异常写入的情况下，能够对冗余存储单元分配产生异常的地址的次数由冗余存储单元或字线驱动电路108、位线驱动电路107的结构决定。在可以分配多次的情况下，也可以相应于其次数反复确认写入结果。若发生写入不良并超过能够对冗余存储单元分配地址的次数，则成为写入不良。另外，也可以在结束一系列写入工作之前确认写入结果，并输出通知正常地结束写入工作或发生不良的判定信号。
通过采用这种结构并进行这种写入工作，本发明的一次写入存储器可以极大降低成为缺陷的概率。例如，假设在制造步骤中每1G位包括1位的缺陷，则因为在现有技术的1M位一次写入存储器中即使只有1位的坏位也成为次品，所以，在1000个常规1M位一次写入存储器中产生一个左右的次品。相反，在具有本发明的结构的1M位一次写入存储器中，例如，假设可以对任意1位的缺陷进行修复，则只在发生2位或更多的坏位的情况下，成为次品，因此，次品减少到大约在1000000个中有一个的程度。
接着，说明图1所示的各框的工作。读出/写入电路104、存储单元阵列109所具备的存储单元、以及存储单元所具备的存储元件的工作条件可以与参照图10说明了的一次写入存储器相同。此外，数据寄存器106是存储读出的数据、写入的数据、或进行比较的数据的寄存器。
存储单元阵列109具备冗余存储单元，位线驱动电路107及字线驱动电路108具有对应于冗余存储单元的结构。例如，可以提供追加一条字线及一行存储单元的结构。字线驱动电路108具备非易失性存储元件，该非易失性存储元件存储对冗余存储单元分配地址的设定。第二写入电路110是对所述存储元件进行写入的电路。例如，在所输入的地址产生异常写入的情况下，第二写入电路110进行写入，由此，对冗余存储单元分配所述地址。
检验电路105是对进行写入的数据和在写入之后的数据进行比较、并输出判定信号的电路。例如，在两个数据之间进行异或，由此，进行比较，通过取所有比较结果的“或”，生成判定信号。在这种情况下，判定信号以逻辑值“0”表示一致、以逻辑值“1”表示不一致，当正常写入时输出逻辑值“0”、异常写入时输出逻辑值“1”。
时序控制电路111是控制本发明的一系列写入工作的时序的电路。WE信号、RE信号、CLK信号、以及判定信号被输入到时序控制电路111，分别生成控制读出/写入电路104的信号、控制检验电路105的信号、以及控制第二写入电路110的信号，进行输出。
控制读出/写入电路104的信号至少包括控制读出的第四控制信号、以及控制写入的第三控制信号，输入到读出/写入电路104。将控制检验电路105的信号(也被称为第一控制信号)输入到检验电路105中。将控制第二写入电路110的信号(也被称为第二控制信号)输入到第二写入电路110。
若声明RE信号，则使位线驱动电路107、字线驱动电路108、以及在读出/写入电路104中的读出电路为允许(enable)，并进行通常读出工作的控制。另外，若声明WE信号，则进行如下所述的一系列写入工作的控制。
若声明WE信号，则使位线驱动电路107、字线驱动电路108、以及写入电路为允许，并写入输入数据。接着，使检验电路105为允许，进行写入结果的确认。并且，基于作为来自检验电路105的输出的判定信号进行如下处理。
在判定信号表示正常写入的情况下，结束写入工作。在判定信号表示异常写入的情况下，时序控制电路111使第二写入电路110为允许，对冗余存储单元分配输入了的地址。接着，使位线驱动电路107、字线驱动电路108、以及在读出/写入电路104中的写入电路(第一写入电路)为允许，将输入数据写入到重新分配后的存储单元，并结束写入工作。图4A和4B是由时序控制电路111控制的写入时的时序图。图4A是在正常写入时的时序图，图4B是在异常写入时的时序图。
此外，判定信号表示异常写入时的处理，因冗余存储单元的结构而稍微不同。在只对进行写入的地址分配冗余存储单元的结构的情况下，进行如上所述的处理。另一方面，在对包括进行写入的地址的一行分配冗余存储单元的结构的情况下，进行如下处理。
在判定信号表示异常写入的情况下，时序控制电路111使位线驱动电路107、字线驱动电路108、以及在读出/写入电路104中的读出电路为允许，读出在发生异常写入的行的数据。此时，读出/写入电路基于发生异常写入的行的数据和输入数据，构成进行正常写入时的一行数据，并存储在数据寄存器106中。接着，使第二写入电路110为允许，对冗余存储单元分配所输入的地址。接着，使位线驱动电路107、字线驱动电路108、以及在读出/写入电路104中的写入电路为允许，将存储在数据寄存器106中的一行数据写入到重新分配后的存储单元，结束写入工作。
如上所述，时序控制电路111控制读出工作或一系列写入工作的时序。
接着，参照图3说明对应于冗余存储单元的字线驱动电路108的例子。图3所示的字线驱动电路301由行译码器303、电平转换器304、冗余行译码器305、激活位306、以及其它逻辑门组成，将行地址信号、列地址信号、允许信号输入到字线驱动电路301。允许信号和行地址信号被输入到行译码器303，并且，当声明允许信号时，选择行地址所指定的字线，而不选择其它字线。冗余行译码器305具备存储冗余存储单元的地址的地址寄存器307，输入信号和地址信号。声明允许信号并且所输入的地址和存储在地址寄存器中的数据一致的情况下，选择连接于冗余存储单元的字线。在其它情况下，不选择连接于冗余存储单元的字线。地址寄存器307和激活位306由非易失性存储器构成，并且，与构成存储单元的存储元件相同，可以使用1位的存储元件。将来自时序控制电路111的控制信号输入到第二写入电路302，并对字线驱动电路301所具备的地址寄存器307和激活位306进行写入。
接着，说明图3所示的字线驱动电路301的工作。以地址寄存器307和激活位306的初始值为逻辑值“1”，并以逻辑值“1”声明允许信号。另外，行译码器303的输出信号中的逻辑值“1”和逻辑值“0”分别被输出到被选择了的信号线和没被选择的信号线。
在冗余行译码器305的输出信号为逻辑值“0”(非选择)的情况下，输入到字线驱动电路301的允许信号和输入到行译码器303的允许信号一致，字线驱动电路301用作不具备冗余结构的字线驱动电路。因此，当声明输入到字线驱动电路301的允许信号时，行译码器303选择行地址所指定的字线。另一方面，在冗余行译码器305的输出信号为逻辑值“1”(选择)的情况下，不声明输入到行译码器303的允许信号，只选择连接于冗余存储单元的字线。
由于在初始状态下激活位306为逻辑值“1”，所以，不声明冗余行译码器305的允许信号，因此，字线驱动电路301用作不具备冗余结构的字线驱动电路。换言之，当声明允许信号时，行译码器303选择行地址所指定的字线。
接着，第二写入电路302将逻辑值“0”写入激活位306、将对冗余存储单元分配的地址写入到地址寄存器307。在这种情况下，当声明输入到字线驱动电路301的允许信号时，也声明输入到冗余行译码器305的允许信号，并对所输入的地址和存储在地址寄存器307中的地址进行比较。在二者一致的情况下，只选择连接于冗余存储单元的字线。在二者不一致的情况下，不选择连接于冗余存储单元的字线，冗余行译码器305的输出信号为逻辑值“0”，因此，用作不具备冗余结构的字线驱动电路。结果，行译码器303选择行地址所指定的字线。
图3所示的例子是通过将行地址及列地址存储在地址寄存器307中对冗余存储单元只分配进行异常写入的地址的结构。也可以采用只将行地址存储在地址寄存器307中的结构。在这种情况下，成为对冗余存储单元分配发生异常写入的行地址所指定的整个行的结构。
此外，虽然示出追加了一行字线的存储器作为冗余存储单元的情况，但是，也可以追加多行字线。另外，也可以追加一列或多列位线。
接着，说明图3所示的字线驱动电路301的详细的电路结构的一个例子。图5表示字线驱动电路501的一部分和第二写入电路502。在图5中，字线驱动电路501具备激活位504、冗余行译码器503、逻辑门511，输入允许信号和k(K为自然数)位的地址信号。k位的地址信号可以由行地址和列地址构成，也可以只由行地址构成。
激活位504具备选择晶体管505、存储元件506、以及上拉电阻器507。在初始状态下，存储元件506为高电阻状态，输出逻辑值“1”。当写入时，从第二写入电路502输入例如6V的信号，使存储元件506变化为低电阻状态。结果，存储元件506的电阻值与上拉电阻器507相比，变得充分小，激活位504输出逻辑值“0”。
冗余行译码器503由地址寄存器513、比较电路509、逻辑门510、以及电平转换器512构成。地址寄存器513具备k位的存储单元508(1)、508(2)～508(k)，各存储单元具备选择晶体管、存储元件、上拉电阻器。当写入时，通过从第二写入电路502输入例如6V的信号，写入所输入的k位的地址。比较电路509对地址信号和存储在地址寄存器513中的地址进行比较，逻辑门510进行输入到冗余行译码器503的允许信号和比较电路509的输出信号的逻辑运算。结果，只在声明允许信号并且所输入的地址和存储在地址寄存器513中的地址一致的情况下，选择冗余字线。
通过采用上述结构并进行上述写入工作，本发明的一次写入存储器可以极大降低成为缺陷的概率。
此外，在本实施方式中，虽然说明了存储元件的初始状态为高电阻状态、在写入之后成为低电阻状态的情况，但是，存储元件的元件特性不局限于此。存储元件也可以具有初始状态为低电阻状态、通过施加电压变化为高电阻状态的特性。另外，除了由电压施加导致的特性变化以外，还可以是特性因使电流流过而变化的元件。
此外，在本实施方式所示的结构中，对进行写入或读出的位宽没有特别的指定。也可以是每1位的串行写入(serial writing)和串行读出(serial reading)、多位的并行读出和并行写入、一行同时读出和一行同时写入、或一行同时读出和串行写入的组合。
实施例1以下举出与图1不同的例子说明本发明的一次写入存储器的结构和工作。图6是本发明的一次写入存储器的框结构，存储器601具备包括数据寄存器602的读出电路603；包括数据寄存器604的写入电路605(也被称为第一写入电路)；检验电路606；时序控制电路607；第二写入电路608；地址寄存器609；位线驱动电路610；字线驱动电路611；存储单元阵列612；升压电路613。另外，将写允许信号(WE)、读允许信号(RE)、时钟信号(CLK)、地址信号(ADR)、输入数据信号(DATAIN)、第二时钟信号(CLK2)输入到存储器601，输出数据信号(DATAOUT)被输出。
与图1所示的框结构相比，图6包括升压电路613和地址寄存器609，另外，还示出了读出/写入/检验电路(在图6中，相当于读出电路603、写入电路605及检验电路606)、位线驱动电路610、字线驱动电路611的结构例子。
读出电路603和写入电路605分别具备数据寄存器，将读出电路603所读出的数据存储在数据寄存器602，将写入电路605所写入的输入数据存储在数据寄存器604。检验电路606参照存储在读出电路603的数据寄存器602中的数据和存储在写入电路605的数据寄存器604中的数据，进行比较。
位线驱动电路610具备列译码器614、电平转换器615、选择器616。列译码器614从地址寄存器609输入列地址，并进行译码。电平转换器615对列译码器614的输出电势的电平进行转换。例如，当写入时，将列译码器输出的0至3V转换为0至6V的高电压。选择器616根据电平转换器615的输出进行开关，将列地址所指定的位线连接到读出电路603或写入电路605。字线驱动电路611具备行译码器617、电平转换器618。行译码器617从地址寄存器输入行地址，进行译码。电平转换器618对行译码器的输出电势的电平进行转换，驱动字线。
将第二时钟信号和来自时序控制电路607的控制信号输入到升压电路613，生成在写入时所需要的高电源电压，将高电源电压提供给电平转换器615、电平转换器618、以及写入电路605。
时序控制电路607控制读出电路603、写入电路605、检验电路606、第二写入电路608、位线驱动电路610、字线驱动电路611及升压电路613的时序。另外，输入从检验电路606输出的判定信号。
其它结构及工作与图1的说明相同。存储单元阵列612具备冗余存储单元，驱动电路具有对应于冗余存储单元的结构。若声明读允许信号(RE)，则选择地址信号所指定的存储单元，读出存储在所选择的存储单元中的数据作为输出数据信号(DATAOUT)。另外，若声明写允许信号，则选择地址信号所指定的存储单元，将输入数据写入到所选择的存储单元中。并且，在写入输入数据之后，对所写入的数据和输入数据进行比较，在不一致的情况下，则对冗余存储单元分配所输入的地址，再次进行写入。
通过采用上述结构并进行上述写入工作，本发明的一次写入存储器可以极大降低成为缺陷的概率。
此外，在本实施例所示的结构中，对进行写入或读出的位宽没有特别的指定。也可以是每1位的串行写入和串行读出、多位的并行写入和并行读出、一行同时读出和一行同时写入、或一行同时读出和串行写入的组合。本实施例可以与上述实施方式自由地组合实施。
实施例2关于字线驱动电路及第二写入电路，说明与图3不同的电路结构的例子。
图7表示字线驱动电路701和第二写入电路702。字线驱动电路701具备行译码器703、电平转换器704、设定位705、逻辑门710(1)～710(n-1)、传输门711(1)～711(n)及712(1)～712(n)、反相器713(1)～713(n)，输入行地址和允许信号，由字线W1～W(n+1)输出。行译码器703的输出信号为n条，与此相对，设置(n+1)条字线，这些字线包括与冗余存储单元连接的一条字线。
设定位705按每个行译码器703的输出设置有存储单元706(i)(i＝1～n)。设定位705为非易失性存储器，可以使用与构成存储单元阵列的存储元件相同的存储元件。各存储单元706(i)具备选择晶体管707(i)、上拉电阻器708(i)、存储元件709(i)(i＝1～n)。在初始状态下，存储元件为高电阻状态，输出数据的逻辑值“1”。当写入时，从第二写入电路702输入例如大约6V的控制信号，输入地址所指定的行中的设定位所具备的存储元件变化为低电阻状态。结果，存储元件的电阻值与上拉电阻器相比，变得充分小，写入数据的逻辑值“0”。
电平转换器704的输出信号out(i)通过传输门711(i)连接于字线W(i)，另外，通过传输门712(i)连接于字线W(i+1)(i＝1～n)。传输门711(i)及712(i)被第1～i行的设定位的输出信号控制。
将来自时序控制电路的控制信号输入到第二写入电路702，将控制信号输出到电平转换器704和设定位705。
接着，说明字线驱动电路701的工作。设定位705的初始值为逻辑值“1”，字线在选择时输出逻辑值“1”、在非选择时输出逻辑值“0”。
由于在初始状态下设定位为逻辑值“1”，因此，所有传输门711(i)接通，所有传输门712(i)断开。因此，电平转换器的输出信号out(i)连接于字线W(i)，驱动W(i)。不使用字线W(n+1)。
接着，假设通过第二写入电路702只对第k行的设定位写入逻辑值“0”。此时，则存储单元706(k)的输出为逻辑值“0”，在第k行之后，所有传输门711(i)(i＝k～n)断开，所有传输门712(i)(i＝k～n)接通。另一方面，由于第1～(k-1)行的设定位为逻辑值“1”，因此，所有传输门711(i)(i＝1至(k-1))接通，所有传输门712(i)(i＝1～(k-1))断开。因此，电平转换器的输出信号out(i)在i＝1～(k-1)的条件下连接于字线W(i)，并驱动W(i)。另一方面，在i＝k至n的条件下连接于字线W(i+1)，并驱动W(i+1)，而不使用字线W(k)。
像这样，可以看出图7所示的字线驱动电路701可以修复任意一行。换言之，当在第k行中发生不正常写入时，通过将逻辑值“0”写入到第k行的设定位中，可以停止第k行的使用，对之后的全部转移一行地分配行地址。
此外，关于本发明的一次写入存储器，在采用如上所述的冗余存储器结构的情况下，对存储器的写入需要不是随机存取而是顺序。
此外，本实施例可以与上述实施方式及实施例1自由地组合而实施。
实施例3参照图8说明检验电路的结构的一个例子。
图8表示在数据的位宽为4位的情况下的写入电路801、读出电路802、检验电路803的结构例子。写入电路801具备数据寄存器804，输入数据(DATAIN)和控制信号被输入，输出数据寄存器804的值。读出电路802具备读出放大器806和数据寄存器805，输入从位线驱动电路输出的数据和控制信号，输出数据寄存器805的值。检验电路803具备异或门和OR门，输入控制信号、以及数据寄存器804的值和数据寄存器805的值输出判定信号。
图8所示的检验电路803对于数据寄存器804和数据寄存器805的各位进行异或运算。并且，通过进行各运算结果的逻辑加运算，产生判定信号。只在数据寄存器804和数据寄存器805完全一致的情况下，判定信号成为逻辑值“0”，即使有一位不一致，也成为逻辑值“1”。
如图8所示，当检验电路803只由组合电路组成时，不需要输入来自时序控制电路的控制信号。另一方面，在将锁存器设到OR门的输出的情况下，当进行时序控制如与控制信号同步更新判定信号的值时，需要控制信号。
此外，本实施例可以与上述实施方式及实施例1、2自由地组合而实施。
实施例4作为本发明的一次写入存储器的应用方式，说明内置于具有无线通信功能的半导体装置的方式。这种半导体装置例如用作RFID(射频识别)标签。图9是半导体装置的框图的一个例子。
图9表示由天线901和半导体装置902构成的RFID标签。天线也可以看做被包括在半导体装置内。
半导体装置902具备匹配电路903、调制电路904、解调电路905、电源电路906、相位同步电路907、逻辑电路部908。逻辑电路部908包括部分模拟电路，但是大多部分由逻辑电路组成，是决定半导体装置的功能的部分。
逻辑电路部908具备译码电路909、编码电路910、命令分析部911、校验电路912、输出控制电路913、存储器控制电路914、ROM915、一次写入存储器916、升压电路917。
匹配电路903是用来获得半导体装置902和天线901的匹配的电路，根据需要来设置。调制电路904是具备负载电阻和开关元件、并根据输入信号改变标签的阻抗的电路。解调电路905是具备包络电路，并从所接收的电磁波中抽出副载波的电路。电源电路906具备整流电路、保持电容器及恒压电路，并将电源电位Vdd提供给逻辑电路部908和相位同步电路907。相位同步电路907具备环路滤波器、VCO(VoltageControlled Oscillator；压控振荡器)、分频电路，并根据副载波的输入产生时钟信号。
ROM915是存储识别号码或各种固定信息的只读存储器。可以使用掩模ROM等。作为一次写入存储器916，使用本发明的一次写入存储器。通过内置一次写入存储器，可以在出厂之后追记数据，并可以以非接触明确对象的履历信息等，有助于生产及管理等。
译码电路909根据规格对从解调电路中输出的被编码后的数字信号进行译码。命令分析部911根据被译码了的信号对命令进行分析，并根据数据比较、状态变更、以及命令输出各种控制信号。另外，输入从ROM915或一次写入存储器读出的数据，或者输出写入到一次写入存储器的数据。关于存储器控制电路914，输入控制信号，产生预定的地址，并进行ROM915的读出、一次写入存储器916的读出或写入的控制。也进行在进行一次写入存储器916的写入时所需要的升压电路917的控制。
关于输出控制电路913，输入来自命令分析部911的控制信号，进行所输出数据的准备或时序控制。将控制信号输出到存储器控制电路，并且，输入从ROM915或一次写入存储器读出的数据。还可以具备决定输出时隙的随机数产生电路。校验电路912具备CRC(循环冗余校验)电路或奇偶校验电路，输入来自编码电路910的输出信号，并检查正常传输接收数据。另外，输入来自编码电路910的输入信号，并产生可以检查发送数据正常地被传输的数据。编码电路910根据规格对从输出控制电路913中被输出的数据进行编码。
通过采用这种结构，可以实现内置有本发明的一次写入存储器的半导体装置。这种本发明的半导体装置例如用作RFID标签。通过使用本发明的半导体装置，可以追记数据，并可以以非接触明确对象的履历信息等，有助于生产及管理等。另外，缺陷不多，并且，数据不会被改写，因此，可以实现高安全性。
并且，在本发明的半导体装置中，优选安装可以通过进行低温工艺形成的有机一次写入存储器。由于可以通过进行低温工艺制造，所以，可以形成在柔性基体上，作为RFID标签的应用方式明显增加。
此外，本实施例可以与上述实施方式及实施例1至3自由地组合而实施。
实施例5在本实施例中，参照图11A和11B及图12A和12B说明将使用了有机存储元件的本发明的一次写入存储器形成在柔性基体上的方法。
如图11A和11B所示，在衬底250上形成剥离层268、绝缘层251。在绝缘层251上形成晶体管260a及晶体管260b。图11A和11B所示的晶体管260a及晶体管260b为顶栅极型平面薄膜晶体管，并采用了栅电极层端部具有侧壁的结构，但是，本发明不局限于这种结构。在晶体管260a及晶体管260b上层叠了绝缘层269及绝缘层261。在绝缘层269及绝缘层261中形成有到达在晶体管260a及晶体管260b的半导体层中的用作源极区域或漏极区域的杂质区域的开口，在该开口中分别形成有布线层255a、255b、255c、以及255d。
在布线层255a、255b、255c、以及255d上形成有绝缘层270，在该绝缘层270中形成有到达布线层255a及255c的开口。在该开口中形成有第一导电层256a及256b，分别通过布线层255a及255c电连接于晶体管260a及晶体管260b。
形成有隔壁(绝缘层)267，在第一导电层256a及第一导电层256b上具有开口并覆盖第一导电层256a及第一导电层256b的端部。在第一导电层256a上层叠有机化合物层262a、在第一导电层256b上层叠有机化合物层262b，并且，在有机化合物层262a、有机化合物层262b以及隔壁(绝缘层)267上形成有第二导电层263(参照图11A)。像这样，在衬底250上设置包括第一导电层256a、有机化合物层262a、以及第二导电层263的存储元件265a和包括第一导电层256b、有机化合物层262b、以及第二导电层263的存储元件265b。
作为衬底250，使用由钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等组成的玻璃衬底、石英衬底、在金属衬底或不锈钢衬底的一表面上形成了绝缘层的衬底、或能够耐本实施例制造步骤的处理温度的耐热塑料衬底。另外，也可以使用CMP法等进行抛光，以使衬底250的表面平整化。
使用溅射法或等离子体CVD法、涂敷法、印刷法等形成由如下材料构成单层或者层叠的层，以形成剥离层268选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)和硅(Si)中的元素、以元素为主要成分的合金材料、或以所述元素为主要成分的化合物材料。包含硅的层的结晶结构可以是非晶、微晶、多晶中的任何一种。此外，这里，涂敷法包括旋转涂敷法、液滴喷射法、分配器法。
在剥离层268是单层结构的情况下，优选形成钨层、钼层、或包含钨和钼的混合物的层。或者，形成包含钨的氧化物或氧氮化物的层、包含钼的氧化物或氧氮化物的层、或包含钨和钼的混合物的氧化物或氧氮化物的层。此外，钨和钼的混合物相当于例如钨和钼的合金。
在剥离层268是叠层结构的情况下，优选形成钨层、钼层、或包含钨和钼的混合物的层作为第一层，并形成钨、钼或钨和钼的混合物的氧化物、氮化物、氧氮化物或氮氧化物作为第二层。
在形成由包含钨的层和包含钨的氧化物的层组成的叠层结构作为剥离层268的情况下，也可以应用如下情况若形成包含钨的层并在其上形成由氧化物组成的绝缘层，则包含钨的氧化物的层形成在钨层和绝缘层的界面。并且，也可以对包含钨的层的表面进行热氧化处理、氧等离子体处理、使用了氧化力强的溶液如臭氧水等的处理等，以形成包含钨的氧化物的层。另外，也可以在氧、氮、一氧化二氮、一氧化二氮单质、或所述气体和其它气体的混合气体气氛下进行等离子体处理或加热处理。形成包含钨的氮化物、氧氮化物及氮氧化物的层的情况也相同，优选在形成包含钨的层之后，在其上形成氟化硅层、氧氮化硅层、氮氧化硅层。
使用WOx表示钨的氧化物。X在于2至3的范围内，可以举出x为2的情况(WO2)、x为2.5的情况(W2O5)、x为2.75的情况(W4O11)、x为3的情况(WO3)等。
另外，根据上述步骤，形成剥离层268并使它接触衬底250，但是本发明不局限于这种步骤。也可以形成作为基底的绝缘层并使它接触衬底250，并且，形成剥离层268并使它接触所述绝缘层。
绝缘层251是通过溅射法或等离子体CVD法、涂敷法、印刷法等使用无机化合物以单层或者层叠的方式形成的。作为无机化合物的典型例子，可以举出硅氧化物或硅氮化物。硅氧化物的典型例子相当于氧化硅、氧氮化硅、氮氧化硅等。硅氮化物的典型例子相当于氮化硅、氧氮化硅、氮氧化硅等。
并且，绝缘层251也可以是叠层结构。例如，也可以使用无机化合物层叠，典型地说，也可以层叠氧化硅、氮氧化硅、以及氧氮化硅形成绝缘层251。
作为形成晶体管260a及260b所具有的半导体层的材料，可以使用以硅烷或锗烷为代表的半导体材料气体通过汽相生长法或溅射法形成的非晶半导体(以下也被称为“AS”)、通过利用光能或热能使该非晶半导体结晶化而形成的多晶半导体、或半结晶(也被称为微晶或microcrystal。以下也被称为“SAS”)半导体等。可以使用以下的半导体等。可以使用已知的方法(溅射法、LPCVD法、或等离子体CVD法等)形成半导体层。
SAS是具有非晶和结晶结构(包括单晶、多晶)的中间结构并具有自由能方面稳定的第三状态的半导体，包括近程有序的晶格畸变的晶质区域。SAS是对包含硅的气体进行辉光放电分解(等离子体CVD)而形成的。作为包含硅的气体，可以使用SiH4，其它还可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外，也可以混合F2、GeF4。也可以使用H2、或H2和选自He、Ar、Kr、Ne中的一种或多种稀有气体元素来稀释所述包含硅的气体。另外，作为半导体层，也可以层叠由氟类气体组成的SAS层和由氢类气体组成的SAS层。
典型地说，可以举出氢化非晶硅和多晶硅等分别作为非晶半导体和结晶半导体。多晶硅包括使用了经800℃或更高的工艺温度而形成的多晶硅作为主材料的所谓的高温多晶硅、使用了以600℃或更低的工艺温度形成的多晶硅作为主材料的所谓的低温多晶硅、添加促进结晶化的元素等并实现结晶化了的多晶硅等。当然，如上所述，也可以使用半结晶半导体或在半导体层的一部分包含结晶相的半导体。
另外，除了硅(Si)、锗(Ge)等的单质之外，还可以使用化合物半导体如GaAs、InP、SiC、ZnSe、GaN、SiGe等作为半导体的材料。另外，也可以使用作为氧化物半导体的氧化锌(ZnO)、氧化锡(SnO2)等，在将ZnO用于半导体层的情况下，优选使用Y2O3、Al2O3、TiO2、这些的叠层等作为栅极绝缘层，并且，优选使用ITO(铟锡氧化物)、Au、Ti等作为栅电极层、源电极层、漏电极层。另外，也可以将In或Ga等添加到ZnO。
在将结晶半导体层用于半导体层的情况下，只要采用已知的方法(激光结晶法、热结晶法、或使用了促进结晶的元素如镍等的热结晶法等)作为所述结晶半导体层的制造方法即可。另外，也可以通过对作为SAS的微晶半导体进行激光照射并实现结晶，改善结晶性。在不引入促进结晶的元素的情况下，在将激光照射到非晶硅膜之前，在氮气氛下以500℃加热一个小时，来使非晶硅膜释放氢并使其含氢浓度降低到1×1020atoms/cm3或更低。这是因为若将激光照射到包含较多氢的非晶硅膜则膜被损坏的缘故。
作为将金属元素引入到非晶半导体层中的方法，只要是在非晶半导体层的表面或其内部可以存在所述金属元素的方法，就没有特别的限制，可以使用例如溅射法、CVD法、等离子体处理法(包括等离子体CVD法)、吸附法、涂敷金属盐的溶液的方法。在这些方法中，使用溶液的方法简便且容易调整金属元素的浓度，因此是有用的。另外，此时，理想地采用在氧气氛下的UV光照射、热氧化法、使用了包含羟基的臭氧水或过氧化氢溶液的处理等形成氧化膜，以改善非晶半导体层表面的可湿性并将水溶液扩散到非晶半导体层的整个表面。
另外，在使非晶半导体层结晶化来形成结晶半导体层的结晶化步骤中，也可以将促进结晶化的元素(也示为催化剂元素、金属元素)添加到非晶半导体层，并进行热处理(550℃～750℃，3分钟～24个小时)，进行结晶化。作为促进结晶化的金属元素，可以使用选自铁(Fe)、镍(Ni)、钴(Co)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、铂(Pt)、铜(Cu)、以及金(Au)中的一种或多种。
为了从结晶半导体层中去除或减轻促进结晶化的元素，形成包含杂质元素的半导体层并使它接触结晶半导体层，并且使该半导体层用作吸气装置。作为杂质元素，可以使用赋予n型的杂质元素、赋予p型的杂质元素或稀有气体元素等，例如可以使用选自磷(P)、氮(N)、砷(As)、锑(Sb)、铋(Bi)、硼(B)、氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、氙(Xe)中的一种或多种。在包含促进结晶化的元素的结晶半导体层上形成包含稀有气体元素的半导体层，并进行热处理(550℃～750℃，3分钟～24个小时)。包含在结晶半导体层中的促进结晶化的元素移动到包含稀有气体元素的半导体层中，包含在结晶半导体层中的促进结晶化的元素被去除或减轻。然后，去除用作吸气装置的包含稀有气体元素的半导体层。
非晶半导体层的结晶化可以组合热处理和激光照射的结晶化，也可以分别进行多次的热处理或激光照射。
另外，可以使用等离子体法将结晶半导体层直接形成在衬底上。另外，也可以使用等离子体法将结晶半导体层选择性地形成在衬底上。
作为半导体，可以使用有机半导体材料通过印刷法、喷射法、旋转涂敷法、液滴喷射法等形成。在这种情况下，不需要上述蚀刻步骤，因此，可以减少步骤数。作为有机半导体，使用低分子材料、高分子材料等。作为有机半导体，也可以使用有机染料、导电高分子材料等的材料。作为有机半导体材料，其骨架由共轭双键组成的π电子共轭类高分子材料是理想的。典型地说，可以使用聚噻吩、聚芴、聚(3-烷基噻吩)、聚噻吩衍生物、并五苯等的可溶性高分子材料。
适用于本发明的其它有机半导体材料，可以举出可以通过在形成可溶性前体之后进行处理形成半导体层的材料。此外，作为这种有机半导体材料，可以举出聚噻吩乙烯、聚(2，5-噻吩乙烯)、聚乙炔、聚乙炔衍生物、聚丙炔乙烯等。
将前体转换成有机半导体时，除了进行加热处理之外，还添加氯化氢气体等的反应催化剂。作为使这些可溶性有机半导体材料溶解的典型溶剂，可以适当地使用甲苯、二甲苯、氯苯、二氯苯、苯甲醚、氯仿、二氯甲烷、γ丁内酯、丁基溶纤剂、环己胺、NMP(N-甲基-2-吡咯烷酮)、环己酮、2-丁酮、二氧六环、二甲基甲酰胺(DMF)、或THF(四氢呋喃)等。
可以使用CVD法或溅射法、液滴喷射法等形成栅电极层。只要使用选自Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr、Ba中的元素、以所述元素为主要成分的合金材料或化合物材料形成栅电极层即可。另外，也可以使用以掺杂了磷等的杂质元素的多晶硅膜为典型的半导体膜、AgPdCu合金。另外，可以采用单层结构或多层结构，例如，可以采用氮化钨膜和钼膜的两层结构，或者，也可以采用顺序层叠了50nm厚的钨膜、500nm厚的铝和硅的合金(Al-Si)膜、以及30nm厚的氮化钛膜的三层结构。另外，在采用三层结构的情况下，也可以使用氮化钨代替第一导电膜的钨，也可以使用铝和钛的合金膜(Al-Ti)代替第二导电膜的铝和硅的合金(Al-Si)膜，并且，也可以使用钛膜代替第三导电膜的氮化钛膜。
也可以将对可见光具有透过性的透光材料用于栅电极层。作为透光导电材料，可以使用铟锡氧化物(ITO)、包含氧化硅的铟锡氧化物(ITSO)、有机铟、有机锡、氧化锌(ZnO)等。另外，也可以使用包含氧化锌(ZnO)的铟锌氧化物(IZO(indium zinc oxide))、掺杂了镓(Ga)的ZnO、氧化锡(SnO2)、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物等。
在需要进行蚀刻来加工以形成栅电极层的情况下，只要形成掩模，通过干法蚀刻或湿法蚀刻加工即可。通过使用ICP(InductivelyCoupled Plasma感应耦合等离子体)蚀刻法并适当地调整蚀刻条件(施加到线圈电极上的电力量、施加到衬底一侧的电极上的电力量、衬底一侧的电极温度等)，可以将电极层蚀刻成锥形形状。此外，作为蚀刻气体，可以适当地使用以Cl2、BCl3、SiCl4或CCl4等为典型的氯类气体、以CF4、SF6或NF3等为典型的氟类气体或O2。
在本实施例中，虽然说明了单栅极结构，但是也可以采用多栅极结构如双栅极结构等。在这种情况下，可以采用将栅电极层设置在半导体层上方、下方的结构，或者，也可以采用只在半导体层的单侧(上方或下方)设置多个栅电极层的结构。半导体层也可以具备浓度互不相同的杂质区域。例如，也可以将半导体层的沟道区域附近、与栅电极层重叠的区域设定为低浓度杂质区域，将其外侧区域设定为高浓度杂质区域。
可以在使用PVD法、CVD法、蒸发法等形成导电膜之后，将它蚀刻成所希望的形状，以形成布线层255a、255b、255c、以及255d。另外，通过使用印刷法、电镀法等，可以将源电极层或漏电极层选择性地形成在预定的地方。并且，也可以使用回流法、金属镶嵌法。作为源电极层或漏电极层的材料，可以使用Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr、Ba等的金属、Si、Ge等的半导体或其合金、或其氮化物。另外，也可以使用透光材料。
另外，作为透光导电材料，可以使用铟锡氧化物(ITO)、包含氧化硅的铟锡氧化物(ITSO)、包含氧化锌(ZnO)的铟锌氧化物(IZO(indium zinc oxide))、氧化锌(ZnO)、掺杂了镓(Ga)的ZnO、氧化锡(SnO2)、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物等。
绝缘层261、绝缘层270、隔壁(绝缘层)267也可以使用氧化硅、氮化硅、氧氮化硅、氧化铝、氮化铝、氧氮化铝等无机绝缘材料、或者丙烯酸、甲基丙烯酸及这些的衍生物、或者聚酰亚胺、芳香族聚酰胺、聚苯并咪唑等耐热高分子、或者聚乙烯醇或聚乙烯醇缩丁醛等之类的乙烯树脂、环氧树脂、酚醛树脂、酚醛清漆树脂、丙烯酸树脂、三聚氰胺树脂、聚氨酯树脂、硅氧烷树脂等树脂材料。丙烯、聚酰亚胺等可以是感光材料或非感光材料。尤其是，隔壁(绝缘层)267优选具有曲率半径连续变化的形状，提高了形成在其上的有机化合物层262a及262b、第二导电层263的覆盖度。绝缘层可以是使用CVD法、等离子体CVD法、溅射法、液滴喷射法、印刷法(丝网印刷、胶印刷、凸版印刷或铜板(凹版)印刷等)、旋转涂敷法等的涂敷法、浸渍法而形成的。
在本实施例中，使用铟(In)、锡(Sn)、铅(Pb)、铋(Bi)、钙(Ca)、锑(Sb)、锌(Zn)的一种或多种作为用于第一导电层256a及256b、以及第二导电层263的金属材料。除了上述以外，还使用镁(Mg)、锰(Mn)、镉(Cd)、铊(Tl)、碲(Te)、钡(Ba)的一种或多种。也可以包含多种所述金属材料，或者，也可以使用包含所述材料的一种或多种的合金。作为电极材料，尤其是作为溶解度参数比较小的金属的铟(In)、锡(Sn)、铅(Pb)、铋(Bi)、钙(Ca)、锰(Mn)、锌(Zn)、或包含这些的合金是合适的。作为可以使用的合金，可以举出铟锡合金(InSn)、镁铟合金(InMg)、磷铟合金(InP)、砷铟合金(InAs)、铬铟合金(InCr)等作为铟合金。
作为有机化合物层262a及262b，可以使用聚酰亚胺、丙烯、聚酰胺、苯并环丁烯、聚酯、酚醛清漆树脂、三聚氰胺树脂、酚醛树脂、环氧树脂、硅树脂、呋喃树脂、苯二酸二烯丙酯树脂、硅氧烷树脂。
作为可以用于有机化合物层262a及262b的其它有机化合物，可以使用4，4’-双[N-(1-萘基)-N-苯基-胺]-联苯(简称为α-NPD)或4，4’-双[N-(3-甲基苯)-N-苯基-胺]-联苯(简称为TPD)、4，4’，4”-三(N，N-二苯基-胺)-三苯胺(简称为TDATA)、4，4’，4”-三[N-(3-甲基苯)-N-苯基-胺]-三苯胺(简称为MTDATA)或4，4’-双(N-(4-(N，N-二-m-甲苯基氨基)苯基)-N-苯胺)联苯(简称为DNTPD)等的芳香胺类(即，具有苯环-氮的结合)化合物、酞菁(简称为H2Pc)、酞菁铜(简称为CuPc)、钒氧酞菁(简称为VOPc)等的酞菁化合物、2Me-TPD、FTPD、TPAC、OTPAC、Diamine、PDA、三苯甲烷(简称为TPM)、STB等。
作为可以用于有机化合物层262a及262b的其它有机化合物，可以使用三(8-喹啉醇合)铝(简称为Alq3)、三(4-甲基-8-喹啉醇合)铝(简称为Almq3)、双(10-羟基苯并[h]-喹啉)铍(简称为BeBq2)、双(2-甲基-8-喹啉醇合)-4-苯基苯酚-铝(简称为BAlq)等由具有喹啉骨架或苯并喹啉骨架的金属配合物等组成的材料、双[2-(2-羟基苯基)苯并恶唑]锌(简称为Zn(BOX)2)、双[2-(2-羟基苯基)-苯并噻唑]锌(简称为Zn(BTZ)2)等的具有恶唑类、噻唑类配位体的金属配合物等的材料、2-(4-联苯基)-5-(4-tert-丁基苯基)-1，3，4-恶二唑(简称为PBD)、1，3-双[5-(p-tert-丁基苯基)-1，3，4-恶二唑-2-某基]苯(简称为OXD-7)、3-(4-tert-丁基苯基)-4-苯基-5-(4-联苯基)-1，2，4-三唑(简称为TAZ)、3-(4-tert-丁基苯基)-4-(4-乙基苯基)-5-(4-联苯基)-1，2，4-三唑(简称为p-EtTAZ)、红菲咯啉(简称为BPhen)、浴铜灵(简称为BCP)、5，6，11，12-四苯基四苯并(简称为红荧烯)、六苯基苯、t-丁基二萘嵌苯、9，10-二(苯基)蒽、香豆素545T等、树状聚合物、4-二氰基亚甲基-2-甲基-6-[2-(1，1，7，7-四甲基-9-久洛尼定)乙烯基]4H-吡喃(简称为DCJT)、4-二氰基亚甲基-2-t-丁基-6-[2-(1，1，7，7-四甲基久洛尼定-9-某基)乙烯基]-4H-吡喃(简称为DCJTB)、吡啶醇、2，5-二氰基-1，4-双[2-(10-甲氧基-1，1，7，7-四甲基久洛尼定-9-某基)乙烯基]苯、N，N’-二甲基喹吖啶酮(简称为DMQd)、香豆素6、9，9’-铋蒽基、9，10-二苯基蒽(简称为DPA)、9，10-双(2-萘基)蒽(简称为DNA)、2，5，8，11-四-t-丁基二萘嵌苯(简称为TBP)、BMD、BDD、2，5-双(1-萘基)-1，3，4-恶二唑(简称为BND)、BAPD、BBOT、TPQ1、TPQ2、MBDQ等。
作为可以用于有机化合物层262a及262b的其它有机化合物，可以使用聚乙炔类、聚对苯乙烯类、聚噻吩类、聚苯胺类、聚亚苯基亚乙炔类等。作为聚对苯撑乙炔类，可以举出聚(对苯撑乙炔)[PPV]的衍生物、聚(2，5-二烷氧基-1，4-苯撑乙炔)[RO-PPV]、聚(2-(2’-乙基-己氧基)-5-甲氧基-1，4-苯撑乙炔)[MEH-PPV]、聚(2-(二烷氧基苯基)-1，4-苯撑乙炔)[ROPh-PPV]等。作为聚对苯撑类，可以举出聚对苯撑[PPP]的衍生物、聚(2，5-二烷氧基-1，4-苯撑)[RO-PPP]、聚(2，5-二己氧基-1，4-苯撑)等。作为聚噻吩类，可以举出聚噻吩[PT]的衍生物[PT]、聚(3-烷基噻吩)[PAT]、聚(3-己基噻吩)[PHT]、聚(3-环己基噻吩)[PCHT]、聚(3-环己基-4-甲基噻吩)[PCHMT]、聚(3，4-二环己基噻吩)[PDCHT]、聚[3-(4-辛基苯基)噻吩][POPT]、聚[3-(4-辛基苯基)-2，2双噻吩][PTOPT]等。作为聚芴类，可以举出聚芴[PF]的衍生物、聚(9，9-二烷基芴)[PDAF]、聚(9，9-二辛基芴)[PDOF]等。
作为可以用于有机化合物层262a及262b的其它有机化合物，可以使用PFBT、咔唑衍生物、蒽、六苯并苯、二萘嵌苯、PPCP、BPPC、Boryl Anthracene、DCM、QD、Eu(TTA)3phen等。
作为可以用于有机化合物层262a及262b的有机化合物，可以使用上述有机化合物的一种或多种。
接着，如图11B所示，在第二导电层263上形成绝缘层264。然后，将衬底266贴合在绝缘层264表面。
优选使用涂敷法涂敷组成物，进行干燥加热，形成绝缘层264。作为这种绝缘层264，作为以后的剥离步骤的保护层来设置，所以，优选采用表面凹凸少的绝缘层。这种绝缘层可以是使用涂敷法而形成的。另外，也可以在使用CVD法或溅射法等的薄膜形成方法形成之后，使用CMP法对表面进行抛光来形成绝缘层264。通过涂敷法被形成的绝缘层264是使用如下材料而形成的丙烯酸树脂、聚酰亚胺树脂、三聚氰胺树脂、聚酯树脂、聚碳酸酯树脂、酚醛树脂、环氧树脂、聚缩醛、聚醚、聚氨酯、聚酰胺(尼龙)、呋喃树脂、苯二酸二烯丙酯树脂等的有机化合物、使用以硅玻璃为典型的硅氧烷聚合物类材料作为起始材料而形成的由硅、氧、氢组成的化合物中的包含Si-O-Si结合的无机硅氧烷聚合物、或以烷基硅氧烷聚合物、烷基倍半硅氧烷聚合物、氢化倍半硅氧烷聚合物、氢化烷基倍半硅氧烷聚合物为典型的结合于硅的氢被有机基如甲基或苯基取代的有机硅氧烷聚合物。另外，使用氧化硅、氧氮化硅、氮氧化硅、氮化硅等形成通过在使用所述薄膜形成方法形成绝缘膜之后使用CMP法抛光表面而形成的绝缘层。另外，也可以将衬底266直接贴在第二导电层263上，而不形成绝缘层264。
作为衬底266，优选使用柔性衬底，优选是薄而轻的衬底。典型地说，可以使用由如下材料组成的衬底PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇酯)、PES(聚醚砜)、聚丙烯、聚丙烯硫、聚碳酸酯、聚醚亚胺、聚苯撑硫、聚苯撑氧、聚砜、聚邻苯二酰胺等。另外，还可以使用由纤维材料构成的纸、基材膜(聚酯、聚酰胺、无机蒸发沉积膜、纸等)和粘合有机树脂膜(丙烯酸类有机树脂、环氧类有机树脂等)的叠层膜等。虽然未图示，但是在使用所述衬底的情况下，优选在绝缘层264和衬底266之间设置粘合层，来贴合绝缘层264和衬底266。
另外，也可以使用具备因热压合而粘合到被处理体的粘合层的膜(由聚丙烯、聚酯、乙烯、聚氟乙烯、氯化乙烯等组成)作为衬底266。由加热处理熔化设在最外表面的粘合层或设在最外层的层(不是粘合层)，施加压力来实现粘合，以将这种膜粘合在被处理体上。在这种情况下，不需要在绝缘层264和衬底266之间设置粘合层。
这里，使用涂敷法涂敷包含环氧树脂的组成物，进行干燥焙烧，形成绝缘层264。接着，通过将膜热压合到绝缘层264表面上，将衬底266贴合在绝缘层264上。
接着，如图12A所示，使剥离层268和绝缘层251之间剥离。通过进行这种处理，具备存储元件及电路部的元件形成层从衬底250被剥离，并被转置到绝缘层264及衬底266。
此外，在本实施例中，虽然采用了如下方法，但是不局限于此在衬底和元件形成层之间形成剥离层及绝缘层，在剥离层和绝缘层之间设置金属氧化膜，通过结晶化使该金属氧化膜脆弱化，以剥离所述元件形成层。可以适当地采用如下方法(1)在高耐热性衬底和元件形成层之间形成包含氢的非晶硅膜，并通过激光照射或蚀刻去除所述非晶硅膜，以剥离所述元件形成层；(2)在衬底和元件形成层之间形成剥离层及绝缘层，在剥离层和绝缘层之间设置金属氧化膜，通过结晶化使该金属氧化膜脆弱化，在使用溶液或NF3、BrF3、ClF3等的氟化卤气体蚀刻并去除剥离层的一部分之后，在被脆弱化了的金属氧化膜中进行剥离；(3)通过机械方式或通过使用溶液或NF3、BrF3、ClF3等的氟化卤气体蚀刻，去除形成有元件形成层的衬底。另外，还可以采用如下方法使用包含氮、氧或氢等的膜(例如包含氢的非晶硅膜、包氢合金膜、包氧合金膜等)作为剥离层，将激光照射到剥离层来使它释放包含在剥离层内的氮、氧或氢作为气体，以促进在元件形成层和衬底之间的剥离。
通过组合上述剥离方法，可以更容易进行转置步骤。换言之，也可以首先通过激光照射、使用了气体或溶液等的剥离层蚀刻、使用了锐利的刀或手术刀等的机械除去形成剥离层和元件形成层容易剥离的状态后，再通过物理力(起因于人的手或机械等)进行剥离。另外，上述剥离方法只是一个例子，本发明不局限于上述剥离方法。通过采用本发明，因为元件不被在剥离步骤中被施加的压力损坏，所以，可以在良好状态下转置元件。
接着，如图12B所示，在绝缘层251的表面上贴上衬底275。可以适当地使用与衬底266同样的衬底作为衬底275。这里，对膜进行热压合来将衬底275贴到绝缘层251上。
此外，也可以在将具备存储元件的元件形成层转置到衬底266之后，再从衬底266剥离元件形成层。例如，从作为第一衬底的衬底250剥离元件形成层，转置到作为第二衬底的衬底266之后，转置到作为第三衬底的衬底275，从元件形成层剥离作为第二衬底的衬底266。
本实施例所示的具备第一导电层256a、有机化合物层262a、以及第二导电层263的存储元件265a、具备第一导电层256b、有机化合物层262b、以及第二导电层263的存储元件265b在存储元件内部具有良好紧密性，因此形成在作为第一衬底的衬底250上之后被转置到作为第二衬底的衬底266上的步骤中施加的力不导致在层界面的膜剥离等的缺陷。因此，可以以良好形状剥离及转置存储元件，来制造半导体装置。
通过采用上述制造方法，可以制造在柔性衬底上使用了有机元件的本发明的一次写入存储器，并且可以实现缺陷较少、没有数据改写的忧虑、且应用方式良好的本发明的一次写入存储器。
此外，本实施例可以与上述实施方式及实施例1至4自由地组合而实施。
实施例6在本实施例中，关于本发明的半导体装置的一个例子，参照有机一次写入存储器形成在柔性衬底上的具有无线通信功能的半导体装置的一个例子。图13A表示本实施例的半导体装置的俯视图，图13B表示在图13A中的X-Y线切割而成的截面图。
如图13A所示，在衬底400上形成有作为具备存储元件的半导体装置的存储元件部404、电路部421、天线431。图13A及13B表示制造中途的状态，其中在能够接受制造条件的衬底400上形成有存储元件部、电路部、以及天线。只要像实施例5那样选择材料及制造步骤来制造即可。
在衬底400上，中间夹着剥离层452、绝缘层453在存储元件部404上形成晶体管441、在电路部421上形成晶体管442。在晶体管441及442上形成有绝缘层461、绝缘层454、以及绝缘层455，并在绝缘层455上形成由第一导电层457d、有机化合物层458及第二导电层459的叠层构成的存储元件443。由用作隔壁的绝缘层460b分别分隔有机化合物层458。第一导电层457d连接于晶体管441的布线层，并且，存储元件443电连接于晶体管441。
在图13B所示的半导体装置中，第二导电层459与布线层456a及导电层457c层叠并电连接于布线层456a及导电层457c。在绝缘层455上分别层叠有导电层457a和天线431a、导电层457b和天线431b、导电层457e和天线431c、以及导电层457f和天线431d。在到达形成在绝缘层455上的布线层456b的开口中与布线层456b接触地形成导电层457e，并电连接天线和存储元件部404及电路部421。天线431a、天线431b、天线431c、天线431d之下的导电层457a、导电层457b、导电层457e、导电层457f具有提高绝缘层455和天线431a、天线431b、天线431c、天线431d之间的紧密性的作用。在本实施例中，绝缘层455使用聚酰亚胺膜、导电层457a、457b、457e、457f使用钛膜、天线431a、431b、431c、431d使用铝膜。
为了分别连接第一导电层457d和晶体管441、导电层457c和布线层456a、导电层457e和布线层456b，在绝缘层455中形成开口(也被称为接触孔)。为与增大开口、增加导电层之间的接触面积相比称为低电阻，因此，在本实施例中，连接第一导电层457d和晶体管441的开口最小，其次是连接导电层457c和布线层456a的开口，最大的是连接导电层457e和布线层456b的开口。在本实施例中，将连接第一导电层457d和晶体管441的开口设定为5μm×5μm、将连接导电层457c和布线层456a的开口设定为50μm×50μm、将连接导电层457e和布线层456b的开口设定为500μm×500μm。
在本实施例中，从绝缘层460a到天线431b的距离a为500μm或更大，从第二导电层459的端部到绝缘层460a的端部的距离b为250μm或更大，从第二导电层459的端部到绝缘层460c的端部的距离c为500μm或更大，从绝缘层460c的端部到天线431c的距离d为250μm或更大。在电路部421中部分形成有绝缘层460c，并且，晶体管442也具有被绝缘层460c覆盖的部分和不被绝缘层460c覆盖的部分。
通过使用这种半导体装置，可以从外部输入部将电源电压或信号直接输入到存储元件部404，由此，将数据(相当于信息)写入到存储元件部404，或者，从存储元件部404中读出数据。
另外，在不将信号直接输入到外部输入部的情况下，可以以天线部所接受的电波通过RF输入部在内部产生电源或信号，从存储元件部404中读出数据。
另外，天线可以与存储元件部重叠设置，也可以是不重叠而设置在周围的结构。另外，在天线与存储元件部重叠的情况下，可以是全面重叠也可以是部分重叠。若采用天线与存储元件部重叠的结构，可以减少起因于当天线进行通信时信号所包含的噪音等、或因电磁感应而产生的电动势的变动等的影响的半导体装置的工作缺陷，来改善可靠性。另外，也可以使半导体装置小型化。
另外，在上述能够进行非接触数据输入输出的半导体装置中的信号传输方式可以采用电磁耦合方式、电磁感应方式或微波方式等。实施者可以考虑使用用途适当地选择传输方式，并且，可以根据传输方式适当地设置最合适的天线。
例如，当适当地使用电磁耦合方式或电磁感应方式(例如13.56MHz频带)作为在半导体装置中的信号传输方式时，利用根据磁场密度的变化的电磁感应，因此，用作天线的导电层形成为环状(例如环形天线)或螺旋状(例如螺线天线)。
当适当地使用微波方式(例如UHF频带(860至960MHz频带)、2.45GHz频带等)作为在半导体装置中的信号传输方式时，可以考虑用于传输信号的电磁波的波长适当地设定用作天线的导电层的长度等的形状，例如，可以将用作天线的导电层形成为线状(例如偶极天线)、平整的形状(例如贴片天线)、或蝴蝶结形状等。另外，用作天线的导电层的形状不局限于线状，考虑电磁波的波长也可以是曲线状、蜿蜒形状，或者是组合这些的形状。
使用CVD法、溅射法、丝网印刷或铜板印刷等印刷法、液滴喷出法、分配器法、电镀法等并使用导电材料形成用作天线的导电层。作为导电材料，可采用单层结构或叠层结构使用选自铝(Al)、钛(Ti)、银(Ag)、铜(Cu)、金(Au)、铂(Pt)、镍(Ni)、钯(Pd)、钽(Ta)和钼(Mo)中的元素、或以这些元素为主要成分的合金材料或化合物材料来形成。
例如，当使用丝网印刷法形成用作天线的导电层时，可以通过选择性地印刷如下导电胶来形成用作天线的导电层，在该导电胶中，粒径为几nm至几十μm的导体粒子溶解或分散到有机树脂中。作为导体粒子，可以使用银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)、和钛(Ti)等中的任何一种或更多的金属粒子、卤化银的微粒子、或者分散性纳米粒子。另外，作为导电胶包含的有机树脂，可以使用选自用作金属粒子的粘结剂、溶剂、分散剂和覆盖剂的有机树脂中的一种或多种。典型地说，可以举出环氧树脂、硅树脂等的有机树脂。另外，当形成导电层时，优选挤出导电胶之后进行焙烧。例如，当使用以银为主要成分的微粒子(例如粒径1nm以上100nm以下(包含1nm和100nm))作为导电胶的材料时，通过以150～300℃的温度范围焙烧而使其硬化，可以获得导电层。另外，也可以使用以焊料或不包含铅的焊料为主要成分的微粒子，在这种情况下优选使用粒径20μm或更小的微粒子。焊料或不包含铅的焊料具有一个优点就是低成本。另外，除了上述材料以外，还可以将铁氧体等应用于天线。
另外，当应用电磁耦合方式或电磁感应方式，并且形成具备天线的半导体装置并使它接触金属膜时，优选在所述半导体装置和金属膜之间设置具有磁导率的磁性材料。当形成具备天线的半导体装置并使它接触金属膜时，涡电流相应磁场的变化而流过金属膜，并且，因所述涡电流而产生的反磁场使磁场的变化减弱而降低通信距离。因此，通过在半导体装置和金属膜之间设置具有磁导率的材料，可以抑制金属膜的涡电流和通信距离的降低。此外，作为磁性材料，可以使用磁导率高且高频损失小的金属膜或铁氧体等。
另外，当设置天线时，可以在一个衬底上直接设置晶体管等的半导体元件和用作天线的导电层，或者，可以在不同衬底上分别设置半导体元件和用作天线的导电层之后，进行电连接以进行贴合。
本实施例所示的具备第一导电层457d、有机化合物层458、以及第二导电层259的存储元件443在存储元件内部具有良好紧密性，因此，形成在作为第一衬底的衬底400上之后，转置到第二衬底的步骤中施加的力不会产生在层界面的膜剥离等的缺陷。因此，可以以良好形状剥离及转置存储元件，来制造半导体装置。
通过采用上述制造方法，可以实现在柔性衬底上内置有本发明的一次写入存储器的半导体装置。这种本发明的半导体装置例如可以用作RFID标签。通过使用本发明的半导体装置，可以追记数据，并可以以非接触明确对象的履历信息等，有助于生产及管理等。另外，缺陷较少，并且，数据不会被改写，因此，可以实现高安全性。并且，通过形成在柔性基体上，作为RFID标签的应用方式明显增加。
此外，本实施例可以与上述实施方式及实施例1至4自由地组合而实施。
实施例7内置有本发明的非易失性存储器的半导体装置的用途很广，只要是通过以非接触明确对象的履历等的信息来有助于生产及管理等的商品，就可以应用。如图14A至14H所示，本发明的半导体装置20可以安装在如下物品而使用例如，纸币、硬币、有价证券类、证书类、无记名债券类、包装用容器类、书籍类、记录介质、个人用品、交通工具类、食品类、衣物类、保健用品类、日用品类、化学制品类、以及电子设备等。
纸币和硬币是指市场上流通的货币，其包括在特定区域作为像货币一样通用的东西(金券)、纪念币等。有价证券类是指支票、证券、期票等(参照图14A)。证书类是指驾驶执照、居住证等(参照图14B)。无记名债券类是指邮票、米券、各种赠券等(参照图14C)。包装用容器类是指用于盒饭等的包装纸、PET瓶等(参照图14D)。书籍类是指文件、书本等(参照图14E)。记录介质是指DVD软件、录像带等(参照图14F)。交通工具类是指诸如自行车等的车辆、船舶等(参照图14G)。个人用品是指包、眼镜等(参照图14H)。食品类是指食料品、饮料等。衣物类是指衣服、鞋等。保健用品类是指医疗器具、健康器具等。日用品类是指家具、照明器具等。化学制品类是指医药品、农药等。电子设备是指液晶显示装置、EL显示装置、电视装置(电视接收机和薄型电视接收机)、便携式电话等。
通过对纸币、硬币、有价证券类、证书类、无记名债券类等提供上述实施例所示的半导体装置，可以防止仿冒。另外，通过对包装用容器类、书籍类、记录介质等、个人用品、食品类、日用品类、电子设备等提供上述实施例所示的半导体装置，可以改善商品检查系统、租赁店中的系统等的效率。通过对交通工具类、保健用品类、化学制品类等提供上述实施例所示的半导体装置，可以防止仿冒和偷窃，并且当用于化学制品类时，可以防止误食药物。作为半导体装置的设置方法，将半导体装置贴到物品的表面或嵌入到物品中。例如，当用于书本时，半导体装置优选嵌入到纸中，而当用于由有机树脂构成的包装时，半导体装置优选嵌入到该有机树脂中。另外，在之后引起光学作用进行写入(追记)的情况下，优选使用透明材料形成，以可以将光照射到形成在芯片上的存储元件的部分。并且，通过使用不能改写已经被写入了的数据的存储元件，可以有效地防止仿冒。另外，通过设置消除形成在半导体装置中的存储元件的数据的系统，可以解决在用户购买商品之后的隐私等的问题。
像这样，通过对包装用容器类、记录介质、个人用品、食品类、衣物类、日用品类、电子设备等提供上述实施例所示的半导体装置，可以改善商品检查系统、租赁店中的系统等的效率。另外，通过对交通工具类提供上述实施例所示的半导体装置，可以防止仿冒和偷窃。另外，通过将半导体装置嵌入到诸如动物等的生物中，以可以容易地识别各个生物，例如通过将具备传感器的上述实施例所示的半导体装置嵌入到诸如家畜等的生物中，不仅可以容易管理出生年、性别、或种类等，而且还可以容易管理现在的体温等的健康状态。另外，通过将通信距离控制得较短，可以防止被第三者偷看。
如上所述，本发明的半导体装置可以安装到任何物品来使用。此外，本实施例可以与上述实施方式及实施例1至6自由地组合而实施。
本说明书根据2005年12月28日在日本专利局受理的日本专利申请编号2005-377260而制作，所述申请内容包括在本说明书中。
权利要求
1.一种非易失性存储器，包括存储单元阵列，包括多个第一存储单元以及至少一个第二存储单元；第一电路，对所述第二存储单元分配地址；第二电路，输出表示是否正常地将数据写入到所述多个第一存储单元的判定信号；以及第三电路，输入所述判定信号，控制所述第一电路及所述第二电路；其中，所述多个第一存储单元和所述第二存储单元能够被写入一次。
2.根据权利要求
1所述的非易失性存储器，其中所述多个第一存储单元的每一个和所述第二存储单元具备包括有机层的存储元件。
3.一种半导体装置，包括根据权利要求
1所述的非易失性存储器，其中所述半导体装置具有通信功能。
4.根据权利要求
3所述的半导体装置，其中所述多个第一存储单元的每一个和所述第二存储单元具备包括有机层的存储元件。
5.根据权利要求
3所述的半导体装置，其中所述半导体装置形成在柔性衬底上。
6.根据权利要求
5所述的半导体装置，其中所述多个第一存储单元的每一个和所述第二存储单元具备包括有机层的存储元件。
7.一种纸币，包括根据权利要求
3所述的半导体装置。
8.一种硬币，包括根据权利要求
3所述的半导体装置。
9.一种有价证券，包括根据权利要求
3所述的半导体装置。
10.一种证书，包括根据权利要求
3所述的半导体装置。
11.一种无记名债券，包括根据权利要求
3所述的半导体装置。
12.一种包装用容器，包括根据权利要求
3所述的半导体装置。
13.一种书籍，包括根据权利要求
3所述的半导体装置。
14.一种记录介质，包括根据权利要求
3所述的半导体装置。
15.一种交通工具，包括根据权利要求
3所述的半导体装置。
16.一种食品，包括根据权利要求
3所述的半导体装置。
17.一种衣物，包括根据权利要求
3所述的半导体装置。
18.一种保健用品，包括根据权利要求
3所述的半导体装置。
19.一种日用品，包括根据权利要求
3所述的半导体装置。
20.一种化学制品，包括根据权利要求
3所述的半导体装置。
21.一种电子设备，包括根据权利要求
3所述的半导体装置。
22.一种非易失性存储器，包括存储单元阵列，包括多个第一存储单元以及至少一个第二存储单元；对所述第二存储单元分配地址的写入电路；检验电路，通过对被存储在数据寄存器中的数据和被存储在所述多个第一存储单元中的数据进行比较，输出判定信号；以及时序控制电路，输入所述判定信号，至少输出第一控制信号、第二控制信号、第三控制信号、以及第四控制信号，其中，所述第一控制信号被输入到所述检验电路，所述第二控制信号被输入到所述写入电路，所述多个第一存储单元和所述第二存储单元能够被写入一次。
23.根据权利要求
22所述的非易失性存储器，其中所述多个第一存储单元的每一个和所述第二存储单元具备包括有机层的存储元件。
24.一种半导体装置，包括根据权利要求
22所述的非易失性存储器，其中所述半导体装置具有通信功能。
25.根据权利要求
24所述的半导体装置，其中所述多个第一存储单元的每一个和所述第二存储单元具备包括有机层的存储元件。
26.根据权利要求
24所述的半导体装置，其中所述半导体装置形成在柔性衬底上。
27.根据权利要求
26所述的半导体装置，其中所述多个第一存储单元的每一个和所述第二存储单元具备包括有机层的存储元件。
28.一种纸币，包括根据权利要求
24所述的半导体装置。
29.一种硬币，包括根据权利要求
24所述的半导体装置。
30.一种有价证券，包括根据权利要求
24所述的半导体装置。
31.一种证书，包括根据权利要求
24所述的半导体装置。
32.一种无记名债券，包括根据权利要求
24所述的半导体装置。
33.一种包装用容器，包括根据权利要求
24所述的半导体装置。
34.一种书籍，包括根据权利要求
24所述的半导体装置。
35.一种记录介质，包括根据权利要求
24所述的半导体装置。
36.一种交通工具，包括根据权利要求
24所述的半导体装置。
37.一种食品，包括根据权利要求
24所述的半导体装置。
38.一种衣物，包括根据权利要求
24所述的半导体装置。
39.一种保健用品，包括根据权利要求
24所述的半导体装置。
40.一种日用品，包括根据权利要求
24所述的半导体装置。
41.一种化学制品，包括根据权利要求
24所述的半导体装置。
42.一种电子设备，包括根据权利要求
24所述的半导体装置。
43.一种非易失性存储器，包括数据寄存器；第一写入电路；读出电路；位线驱动电路；字线驱动电路；存储单元阵列，包括多个第一存储单元以及至少一个第二存储单元；第二写入电路，对所述第二存储单元分配地址；检验电路，通过对存储在所述数据寄存器中的数据和存储在所述多个第一存储单元中的数据进行比较，输出判定信号；以及时序控制电路，输入所述判定信号，至少输出第一控制信号、第二控制信号、第三控制信号、以及第四控制信号，其中，所述第一控制信号被输入到所述检验电路，所述第二控制信号被输入到所述第二写入电路，所述第三控制信号被输入到所述第一写入电路，所述第四控制信号被输入到所述读出电路，所述多个第一存储单元和所述第二存储单元能够被写入一次。
44.根据权利要求
43所述的非易失性存储器，其中所述多个第一存储单元的每一个和所述第二存储单元具备包括有机层的存储元件。
45.一种半导体装置，包括根据权利要求
43所述的非易失性存储器，其中所述半导体装置具有通信功能。
46.根据权利要求
45所述的半导体装置，其中所述多个第一存储单元的每一个和所述第二存储单元具备包括有机层的存储元件。
47.根据权利要求
45所述的半导体装置，其中所述半导体装置形成在柔性衬底上。
48.根据权利要求
47所述的半导体装置，其中所述多个第一存储单元的每一个和所述第二存储单元具备包括有机层的存储元件。
49.一种纸币，包括根据权利要求
45所述的半导体装置。
50.一种硬币，包括根据权利要求
45所述的半导体装置。
51.一种有价证券，包括根据权利要求
45所述的半导体装置。
52.一种证书，包括根据权利要求
45所述的半导体装置。
53.一种无记名债券，包括根据权利要求
45所述的半导体装置。
54.一种包装用容器，包括根据权利要求
45所述的半导体装置。
55.一种书籍，包括根据权利要求
45所述的半导体装置。
56.一种记录介质，包括根据权利要求
45所述的半导体装置。
57.一种交通工具，包括根据权利要求
45所述的半导体装置。
58.一种食品，包括根据权利要求
45所述的半导体装置。
59.一种衣物，包括根据权利要求
45所述的半导体装置。
60.一种保健用品，包括根据权利要求
45所述的半导体装置。
61.一种日用品，包括根据权利要求
45所述的半导体装置。
62.一种化学制品，包括根据权利要求
45所述的半导体装置。
63.一种电子设备，包括根据权利要求
45所述的半导体装置。
64.一种非易失性存储器，包括数据寄存器；第一写入电路；读出电路；位线驱动电路；字线驱动电路；升压电路；存储单元阵列，包括多个第一存储单元以及至少一个第二存储单元；第二写入电路，对所述第二存储单元分配地址；检验电路，通过对存储在所述数据寄存器中的数据和存储在所述多个第一存储单元中的数据进行比较，输出判定信号；以及时序控制电路，输入所述判定信号，至少输出第一控制信号、第二控制信号、第三控制信号、第四控制信号、以及第五控制信号，其中，所述第一控制信号被输入到所述检验电路，所述第二控制信号被输入到所述第二写入电路，所述第三控制信号被输入到所述第一写入电路，所述第四控制信号被输入到所述读出电路，所述第五控制信号被输入到所述升压电路，所述多个第一存储单元和所述第二存储单元能够被写入一次。
65.根据权利要求
64所述的非易失性存储器，其中所述多个第一存储单元的每一个和所述第二存储单元具备包括有机层的存储元件。
66.一种半导体装置，包括根据权利要求
64所述的非易失性存储器，其中所述半导体装置具有通信功能。
67.根据权利要求
66所述的半导体装置，其中所述多个第一存储单元的每一个和所述第二存储单元具备包括有机层的存储元件。
68.根据权利要求
66所述的半导体装置，其中所述半导体装置形成在柔性衬底上。
69.根据权利要求
68所述的半导体装置，其中所述多个第一存储单元的每一个和所述第二存储单元具备包括有机层的存储元件。
70.一种纸币，包括根据权利要求
66所述的半导体装置。
71.一种硬币，包括根据权利要求
66所述的半导体装置。
72.一种有价证券，包括根据权利要求
66所述的半导体装置。
73.一种证书，包括根据权利要求
66所述的半导体装置。
74.一种无记名债券，包括根据权利要求
66所述的半导体装置。
75.一种包装用容器，包括根据权利要求
66所述的半导体装置。
76.一种书籍，包括根据权利要求
66所述的半导体装置。
77.一种记录介质，包括根据权利要求
66所述的半导体装置。
78.一种交通工具，包括根据权利要求
66所述的半导体装置。
79.一种食品，包括根据权利要求
66所述的半导体装置。
80.一种衣物，包括根据权利要求
66所述的半导体装置。
81.一种保健用品，包括根据权利要求
66所述的半导体装置。
82.一种日用品，包括根据权利要求
66所述的半导体装置。
83.一种化学制品，包括根据权利要求
66所述的半导体装置。
84.一种电子设备，包括根据权利要求
66所述的半导体装置。
85.一种非易失性存储器的写入方法，包括如下步骤将第一数据写入到分配给第一存储单元的地址；在将所述第一数据写入到分配给所述第一存储单元的所述地址之后，对被容纳在所述地址中的第二数据和所述第一数据进行比较；在所述第一数据和所述第二数据不一致的情况下，对第二存储单元分配所述地址；以及在对所述第二存储单元分配所述地址之后，将所述第一数据写入到所述第二存储单元，其中，所述第一存储单元和所述第二存储单元能够被写入一次。
86.根据权利要求
85所述的非易失性存储器的写入方法，该方法还包括如下步骤在将所述第一数据写入到分配给所述第一存储单元的所述地址之前，将写允许信号输入到所述非易失性存储器，其中，所述写允许信号由所述非易失性存储器的用户声明。
专利摘要
由于一次写入存储器只能够进行一次写入，所以，不可通过实际的写入检查检出坏位。因此，不可如上所述那样采取设置冗余电路以在修复坏位之后才出货的措施，因而，难以提供缺陷较少的存储器。本发明的目的在于提供一种缺陷概率大幅度降低的一次写入存储器。本发明的可只进行一次写入的非易失性存储器，包括冗余存储单元；对所述冗余存储单元分配地址的第一电路；输出判定信号的第二电路，该判定信号表示是否正常地进行了写入；所述判定信号被输入并控制所述第一电路及所述第二电路的时序的第三电路。
文档编号G11C29/24GK1992084SQ200610156259
公开日2007年7月4日 申请日期2006年12月28日
发明者加藤清 申请人:株式会社半导体能源研究所导出引文BiBTeX, EndNote, RefMan