专利名称：易失存储装置的存储保存系统的制作方法
技术领域：
本发明一般涉及用于具有易失存储器的电子设备的存储保存系统，并且，特别涉及用于具有两个用公共的振荡器计时的逻辑装置的上述系统。
许多类型的电子设备包括逻辑装置，诸如微处理机、微型计算机和常规逻辑集成电路，它们被用于存储数据并完成所述设备的多方面的控制功能。在努力把产品成本降低到最低限度的过程中，所述逻辑装置常常借助于公共的振荡器计时。许多逻辑装置的存储机构是易失的存储器。正如本领域的技术人员已知的，当包含易失存储逻辑装置的电子设备被断电时，存储于该逻辑装置中的数据就完全消失。由于这个缘故，最好是使该设备包括一个用于在逻辑设备上保持偏压的装置，以便即使偏压中断或显著降低也不至于导致各种逻辑装置迅速地丧失存储。
一种包括若干逻辑装置(其中至少具有一个易失存储器)的设备的实例是电视接收机，后者可以用手持式红外(IR)遥控装置遥控。上述电视接收机一般包括常规逻辑集成电路(IC)，后者对从遥控装置接收到的命令进行译码并予以保持。上述接收机一般还包括一个微处理机或微型计算机，一般用随机存取存储器来存储从所述常规逻辑IC接收到的数据，并且，还对所述常规IC所需的任何数据作出变换，以完成接收机的多方面的操作功能。所述各逻辑装置中至少一个、并常常是两个包含有易失存储器，因此，万一加到各逻辑装置的偏压中断时易发生存储消失的现象。显然，在关闭接收机时，并不会失去各逻辑装置的偏压。在拔下电视接收机的交流电压源插头、或万一交流馈电中断时，才会失去所述偏压。
所述常规的逻辑集成电路包括八位寄存器，后者存储从所述遥控装置接收到的控制信息。例如，假设看电视者想要改变接收机的音量，该看电视者按下手持式遥控装置上的音量键。这导致在所述IC中接收到一串数据流。后者反映所需要的音量变化。所述IC以八比特值对所需的命令进行译码并予以存储。微处理机周期地询问所述IC，以确定是否已从手持式装置接收到命令。由所述微处理机记录下所需的音量变化，并由它作出对完成所述变化所需要的任何数据变换，然后，再把新的变换后的数据输入所述常规的IC以完成该变化。所述微处理机还存储数据，后者是输入到模拟接口装置AIU的。在从遥控装置接受变化命令与执行该命令之间的任何延迟大约是几毫秒，因此，操作者是不会注意到有任何不希望有的延迟的。
当上述类型的接收机安装在看电视者的家中时，该接收机由看电视者家中可得到的标准的110伏交流电供电。为看电视者配备有一本说明书，后者包含如何安排调谐器次序的说明，以搜索本地各频道或在电缆上可得到的那些频道。看电视者还可得到关于如何编排其他功能的指导，例如，调整包含在接收机的IC存储器中的时钟。当各逻辑装置是易失存储装置时，接收机的瞬间断电会导致丢失所有存储的数据，从而，看电视者必须完全重调该接收机。在先有技术中，曾经通过在逻辑装置的偏压接线端设置一个电容器，以便在断电之后的一段时间里，在存储器上保持一个电压来实现存储保存。
该逻辑装置需要一个产生时钟脉冲的振荡器，并且，为了使接收机的制造费用减少到最低限度，通常的做法是利用同一振荡器供接收机内部所有的逻辑装置用。然而，断电期间，将由用于保持存储器上偏压的电容器两端的电压为振荡器供电，因此，很快就耗尽该电容器上的电荷，于是，大大缩短了可用于存储保存的时间。为此，当供电电压下降到容许值以下时，需要这样一种系统，即，它用于阻止电子设备内部易失存储器逻辑装置中所存储数据的丢失，并且，还可在这种低电压期间断开时钟振荡器。本发明满足了这些需要。
至少具有由一个公用振荡器驱动的两个逻辑装置的电子设备的存储保存系统包括用于在断电时至少在逻辑装置之一上保持电压的装置，以及，用于在断电时中止所述振荡器工作的装置。
图1是本发明最简单和最少花费的最佳实施例的方框图。
图2是本发明的第二个最佳实施例的方框图。
图1中，微处理机11(或微型计算机，在本文中，该术语是可互换的)包括振荡器输入(OSC IN)端12和振荡器输出(OSC OUT)端13。确定振荡频率的晶体14跨接在端子12与13之间，用于与装置11的内部元件结合构成一个振荡器。该振荡器提供微处理机11内部各电路使用的时钟脉冲。将V+偏压源连接到微处理机11的偏压端子16上。电荷存储器17(最好是一个电容器)安装在偏压端子16与地线之间。微处理机11最好用Motorola的型号为68HCO5的微处理机。
模拟接口装置(AIU)18是常规逻辑集成电路，最好用RCA的型号为1421874-2的集成电路，而且，以+Vsw电压作为偏压。AIU18包含振荡器输入(OSCIN)端子19。端子19(通过限流电阻21)和微处理机11的OSCIN端子连接到振荡器14的同一侧上。双向数据总线22连接在微处理机11与AIU18之间。该双向总线允许两个逻辑装置11与18之间的通讯，使微处理机11能够询问AIU18的状态，并且，把被控数据提供给AIU18。
当在微处理机11与AIU18存在过高的偏压时，该两装置各自的振荡器端子12和19呈现高阻抗。当所述偏压降落到容许值以下、或消失时，端子12和19就呈现低阻抗。在低电压情况下，AIU18的端子19随电压+Vsw的下降而呈现低阻抗。OSCIN端子12由端子19处的低阻抗加载，并停止工作。于是，电容器17上所有可得到的电荷基本上都用于保持微处理机11的存储，因为，随着振荡器停止工作，电容器17就不会由于振荡器的工作而失去电荷。电容器17上的电压可以保持半小时或更久，这取决于电容器17的电容量和微处理机11的内阻抗，而为此目的有关电容器的选择则是在本领域的技术人员的常识之内的事。当AIU18是易失存储装置时，偏压的丧失导致该装置存储器中数据的丧失。然而，因为AIU18中的全部数据都是由微处理机11提供、由微处理机11存储的，所以，所存储的数据是不会永久地失去的。当把适当的偏压重新加到该系统时，微处理机11就经过数据总线22把断电前在AIU18中存在的状态送回所述AIU中。
图1所示实施例超过现有技术的若干优点，可以通过按现有技术方式重接图1的电路来加以评价。在现有技术中，将微处理机11的振荡器端子13连接到AIU18的OSCIN端子19上，如用虚线23所表示的。此外，省去了电阻21和把它连接到端子19上的线路。在这种接法的情况下，当偏压下降到容许值以下并且+Vsw断开时，从AIU端子19到电容器17存在一条低阻抗通路。因此，电容器17通过所述低阻抗通路迅速地放电，从而，显著地缩短了电容器能够保持微处理机11的易失存储器中的数据的时间。一种企图增加电容器17的电荷保存时间的先有技术采用接法23，并在线路23上设置一个小的隔直流电容器，以回避从微处理机11的端子13到AIU端子19的低输入阻抗。然而，来自静电放电的高频瞬变过程可以自由地通过所述串联通路，并且，由于这种瞬变过程，使微处理机11易于发生故障。
图2是本发明的另一个最佳实施例。在图2的实施例中，与图1相同的那些部件都用相同的标号表示。微处理机11包括通过二极管27连接到功率衰减探测电路26的复位端子(RST)24。在二极管27、功率衰减探测电路26与地线之间安装电压响应开关28(最好是一个晶体管)。当晶体管28被断开时，二极管27将RST端子24与功率衰减探测电路26隔开。AIU18于端子Vdd处通过线29接收来自功率衰减探测电路26的偏压+Vsw。
电阻31和电容器32连接到微处理机11的RST端子24上。当再供电时，电阻31和电容器32使复位电压落后于V+电压;由于微处理机11要在复位以后才开始工作，因此，振荡器能比微处理机11稍微早一些开始运行。电容器33连接在偏压线29与地线之间。在该最佳实施例中，由于所选择的示范性的微处理机11的原因，需要电容器33。所述微处理机在复位销处于低电平状态以后需要六个振荡周期来完成复位功能。停止振荡器的工作，同时复位线处于低电平状态，这不会产生满足要求的复位。因此，电容器33用来稍微延迟振荡器的停振，以便能出现所需要的六个时钟周期，从而完成所述复位功能。
使用中，当把适当的偏压加到微处理机11和功率衰减探测电路26上时，晶体管28是不导通的，同时，线29处于高电平状态，以便将偏压+Vsw加到AIU18上。当功率衰减探测电路26探测到偏压Vin下降时，晶体管28变成导电的，把微处理机11的RST端子24引向低电平状态，同时，中断了加在AIU18上的偏压+Vsw。当因电容器33放电而使AIU18的端子19变成低阻抗时，微处理机11的OSCIN端子12被加载，从而，使微处理机11的振荡器停止工作。于是，电容器17上的电荷仅用于保持微处理机11的易失存储器中所存储的数据。当把偏压重新加到该系统上时，晶体管28断开，同时，重新把+Vsw电压加到AIU18上。一旦输入电压Vin复原，AAIU芯片18的端子19就回复到高阻抗状态，于是，微处理机11的振荡器开始工作。
权利要求
1.用于至少包含两个由公用振荡器驱动的逻辑装置的电子设备的存储保存系统，其特征在于包括用于在功率衰减期间至少在所述逻辑装置之一上保持电压的装置，以及在功率衰减期间用于停止所述振荡器的工作的装置。
2.权利要求1的系统，其特征在于还包括用于至少为所述逻辑装置之一提供偏压的功率衰减探测装置，以及用于连接所述逻辑装置的各振荡器输入端子的装置。
3.用于电子设备的存储保存系统，该电子设备包含由公用振荡器定时的第一和第二逻辑装置，该公用振荡器与所述逻辑装置之一构成整体，所述逻辑装置中的每一个包含一个振荡器输入端子，当所述逻辑装置接受偏压时，该输入端子具有第一阻抗，而当所述偏压下降到容许值以下时，该输入端子具有第二阻抗，所述逻辑装置中的每一个包含存储器，所述第一逻辑装置的存储器是易失性的，因此，当所述偏压下降到所述容许值以下时，所存储的数据被丢失掉，所述存储保存系统的特征在于包括对所述偏压敏感的、并与包含所述易失存储器的所述第一逻辑装置相联系的电荷存储装置，该装置用于在所述偏压下降到所述容许值以下后，在预定的一段时间内，保持所述易失存储器上的电压，以及与所述逻辑装置的所述振荡器输入端连接在一起的装置，该装置用于当所述偏压下降到所述容许值以下时，停止所述振荡器的工作。
4.权利要求3的系统，其特征在于所述连接装置是电阻。
5.权利要求3的系统，其特征在于所述第一逻辑装置包括随机存取存储器。
6.权利要求3的系统，其特征在于所述电荷存储装置是电容器。
7.权利要求3的系统，其特征在于所述振荡器与所述第一逻辑装置相联系，所述第一逻辑装置包括复位端子，所述系统还包括为所述第二逻辑装置提供偏压的功率衰减探测装置，以及对所述功率衰减探测装置起反应的、连接到所述复位端子的开关装置。
8.权利要求7的系统，其特征在于所述开关装置是晶体管。
9.权利要求8的系常涮卣髟谟冢核龅诙呒爸冒沧霸谒龅谝宦呒爸玫乃稣竦雌魇淙攵擞胨龉β仕ゼ跆讲庾爸弥洹
10.权利要求3的系统，其特征在于还包括用于为所述第二逻辑装置提供偏压的功率衰减探测装置，以及对所述功率衰减探测装置起反应的、连接到所述第一逻辑装置的复位端子的开关装置。
11.权利要求10的系统，其特征在于所述开关装置是晶体管。
12.权利要求11的系统，其特征在于所述第二逻辑装置安装在所述第一逻辑装置的所述振荡器输入端与所述功率衰减探测装置之间。
全文摘要
用于具有若干由公用振荡器驱动的逻辑装置的电子设备的存储保存系统包括用于在断电时至少在逻辑装置之一上保持电压的装置，以及用于在断电时停止所述振荡器工作的装置。
文档编号G11C5/14GK1037611SQ8910302
公开日1989年11月29日 申请日期1989年5月2日 优先权日1988年5月5日
发明者布雷德利·艾伦·斯帕克斯 申请人:汤姆森消费电子有限公司