一种应用于非易失性存储器的驱动电路阵列的制作方法
【专利说明】一种应用于非易失性存储器的驱动电路阵列发明领域
[0001]本发明涉及集成电路领域，尤其涉及利用低耐压器件控制驱动非易失性存储器擦写时所需的正负电压轨信号，并且确保不会发生器件寄生二极管反向击穿而损坏。
【背景技术】
[0002]在集成电路嵌入式存储器领域，需要利用低耐压器件组成的驱动电路阵列，控制驱动高压差的正负电压轨信号，对存储器进行控制和擦写，在没有加保护的情况下，如果直接用低耐压器件驱动高压差的正负电压轨会导致CMOS器件的寄生二极管击穿失效。本技术通过加入隔离器件的方法，使原本直接连接在正负电压轨下的寄生二极管得到分压保护，确保电路中的每个寄生二极管都工作在其耐压范围之内，从而不会产生击穿现象，使基于此项技术的驱动电路阵列可以同时输出高压差的正负电压轨。
[0003]发明概述
[0004]鉴于上述问题，本发明的目的是提出一种利用低耐压器件组成的驱动电路阵列，可以控制驱动高压差的正负电压轨信号，对存储器进行控制和擦写，不会使器件寄生二极管反向击穿而产生损坏。
[0005]图1为一般的单路驱动电路，输入信号IN通过信号产生电路Ill输出SWN和SWP信号，SWN与SWP的逻辑值相同，从而保证P型场效应管Mll和N型场效应管M12中只有一个开启，若Mll开启M12关断，则输出信号OUT电平电压为正电压VPP ;若Mll关断M12开启，则输出信号OUT电平电压为负电压VNN;
[0006]如图2所示，CMOS工艺下，N型场效应管M22和P型场效应管M21均存在寄生二极管D21和D22，当输出信号OUT电平为VPP时，D21 二极管两极均为VPP，而D22 二极管的N极接VPP，P极接VNN ；当输出信号OUT电平为VNN时，D22 二极管两极均为VNN，而D21 二极管的N极接VPP，P极接VNN ;如图3所示，根据PN结的伏安特性，当PN结反向电压达到反向击穿电压时，PN结将反向击穿。所以当VPP与VNN的压差超过寄生二极管D22或者D21的反向击穿电压时，寄生二极管将击穿而导致电路失效。
[0007]图4为本发明的单路驱动电路图，通过在一般单路驱动电路的基础上插入隔离器件P型场效应管M42和N型场效应管M43，并且引入寄生二极管D42和D43。将M42的栅极接地，保证在M41导通时，M42也是导通的，使OUT得以正确输出VPP。将M43的栅极接地，保证在M44导通时，M43也是导通的，使OUT得以正确输出VNN。根据图中所示，当输出信号OUT电平为VPP时，D41与D42串联后两端均为VPP，而D43与D44串联后D43的N极接VPP, D44的P极接VNN，即VPP与VNN的电压差被D43与D44分压后承受，实现了电路中寄生二极管所承受的反向电压减半；当输出信号OUT电平为VNN时，D43与D44串联后两端均为VNN，而D41与D42串联后D42的P极接VNN，D41的N极接VPP，极VPP与VNN的电压差被D41与D42分压后承受，实现了电路中寄生二极管所承受的反向电压减半；从而确保低耐压器件组成的单路驱动电路可以控制输出正确的高压差正负电压轨。
【附图说明】
[0008]图1为一般的单路驱动电路不意图；
[0009]图2为一般的单路驱动电路和寄生二极管示意图；
[0010]图3为寄生二极管的伏安特性示意图；
[0011]图4为本发明的单路驱动电路示意图；
[0012]图5为本发明的控制信号示意图；
[0013]图6为本发明的驱动电路阵列示意图；
[0014]图7为本发明的单路驱动电路的另一种实施方法示意图；
[0015]图8为本发明的单路驱动电路的另一种实施方法示意图；
【具体实施方式】
[0016]以下参考附图详细说明本发明的低耐压器件组成的驱动电路阵列，控制驱动高压差的正负电压轨信号原理。
[0017]如图4所示，输入信号IN通过信号产生电路输出两路逻辑相同，电平不同的控制信号SWN和SWP。SWN的低电平电压为VNN，高电平电压为OV(只要能使图4中的M44正常开启的电压均可)；SWP的高电平电压为VPP，低电平电压为OV (只要能使图4中的M41正常开启的电压均可)；
[0018]如图5所示，当输入信号为低电平，则SWP、SWN均为高电平，则图4中M44开启，设偏置信号NB为0V，故节点NN和OUT均下拉至VNN，则寄生二极管D43、D44的两极均接VNN，没有击穿风险；M41关断，设偏置信号PB为0V，则节点NP被下拉至OV+Vthp (P型场效应管M42的阈值电压)，约为0.7V，则寄生二极管D41的反向偏置电压差为VPP-0.7V，寄生二极管D42的反向偏置电压差为0.7V-VNN，由于这种情况下节点NP为没有驱动能力，只要保证VPP与VNN的电压差VPP-VNN小于寄生二极管D41和D42的反向击穿电压之和，电路便没有击穿风险。
[0019]如图5所示，当输入信号为高电平，则SWP、SWN均为低电平，则图4中M41开启，设偏置信号PB为0V，故节点NP和OUT均上拉至VPP，则寄生二极管D41、D42的两极均接VPP，没有击穿风险；M44关断，设偏置信号NB为0V，则节点NP被上拉至OV-Vthn (N型场效应管M43的阈值电压)，约为-0.7V，则寄生二极管D44的反向偏置电压差为-0.7V-VNN，寄生二极管D43的反向偏置电压差为VPP-(-0.7V)，由于这种情况下节点NN为没有驱动能力，只要保证VPP与VNN的电压差VPP-VNN小于寄生二极管D44和D43的反向击穿电压之和，电路便没有击穿风险。
[0020]图6为本发明的驱动电路阵列，每路驱动电路均相同，在应用中通过译码电路获得ΙΝ〈η:0>信号，便可以在0UT〈n:0>获得基于正负电压轨的驱动信号。
[0021]图7所示为本发明另一种实施方式，即将图4所示的实施方式中的隔离场效应管，用多个串联的场效应管代替(图中使用两个场效应管串联)，其中所有隔离场效应管的基极连接到一起。与图4的效果相同，引入了一个寄生二极管进行分压。防止寄生二极管被击穿。
[0022]图8所示为本发明另一种实施方式，即将图4所示的实施方式中的隔离场效应管，用多个串联的场效应管代替(图中使用两个场效应管串联)，其中所有隔离场效应管的基极分别连接到本身的源极。相当于引入了多个二极管进行分压。防止寄生二极管被击穿。
[0023]以上所述仅为本发明的典型实施方式。任何在本发明精神之内所作出的修改和改进，均应包含在本发明的权利要求保护范围之内。
【主权项】
1.一种应用于非易失性存储器的驱动电路阵列。此驱动电路阵列包括: 多路驱动单元，每路驱动单元可以根据选中与否输出第一正电压轨或者第一负电压轨。驱动电路阵列在同一时间只允许选中一路驱动单元，此路驱动单元可以输出第一正电压轨或者第一负电压轨，未选中的驱动单元输出相反的电压轨。 单路驱动单元包括:第一 P型场效应管的基极和源极相连并连接到第一正电压轨，第二 P型场效应管的基极和源极相连并连接到第一 P型场效应管的漏极；第一 N型场效应管的基极和源极相连并连接到第一负电压轨，第二 N型场效应管的基极和源极相连并连接到第一 N型场效应管的漏极；第二 P型场效应管的漏极与第二 N型场效应管的漏极相连并连接到第一输出信号；第一正电压轨和第一负电压轨之间的电压差均超过第一 P型场效应管漏极与基极间寄生二极管的反向击穿电压、第二 P型场效应管漏极与基极间寄生二极管的反向击穿电压、第一 N型场效应管漏极与基极间寄生二极管的反向击穿电压、第二 N型场效应管漏极与基极间寄生二极管的反向击穿电压。第一P型场效应管的栅极接第一控制信号，第二 P型场效应管的栅极接第二控制信号，第一 N型场效应管的栅极接第三控制信号，第二N型场效应管的栅极接第四控制信号。第一信号产生电路输出第一控制信号和第三控制信号，第一控制信号能开关第一 P型场效应管，第三控制信号能开关第一 N型场效应管，第一控制信号与第三控制信号的逻辑值相同，保证当第一 P型场效应管开启时第一 N型场效应管关断，第一输出信号输出第一正电压轨；当第一P型场效应管关断时第一N型场效应管开启，第一输出信号输出第一负电压轨。
2.如权利要求1所述的第一控制信号的高电平电压为第一正电压轨，第三控制信号的低电平电压为第一负电压轨。
3.如权利要求1所述的第二控制信号和第四控制信号接地。
4.如权利要求1所述的第二P型场效应管可以用一组源漏串联的P型场效应管代替。
5.如权利要求1所述的第二N型场效应管可以用一组源漏串联的N型场效应管代替。
【专利摘要】一种应用于非易失性存储器的驱动电路阵列，此种驱动电路阵列可以将选中与未选中的驱动电路单元分别输出负电压轨或正电压轨。每路驱动电路中的器件无法直接承受正负电压轨产生的电压差，所以需要通过器件隔离分压，使得驱动电路中的每个器件都安全工作在规定耐压值的环境中。
【IPC分类】G11C16-06
【公开号】CN104575599
【申请号】CN201510039920
【发明人】朱金桥
【申请人】朱金桥
【公开日】2015年4月29日
【申请日】2015年1月27日