026]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其他元件或层时，其可以直接地在其他元件或层上、与之相邻、连接或耦合到其他元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其他元件或层时，则不存在居间的元件或层。在附图中，为了清楚起见，层和区的尺寸以及相对尺寸可能被夸大。并且使用相同的附图标记表示相同的元件。
[0027]根据本发明的一个方面，提供一种SRAM存储单元阵列。如图3所示，SRAM存储单元阵列300包括:多个沿行方向排列的字线对、沿列方向排列的位线对、多个存储单元310。这里仅对包含一列存储单元310的阵列进行描述。每个SRAM存储器中可以包含多列这样的存储单元阵列300。多个这样的存储单元阵列300可以沿着行方向排列或以其他方式排列。
[0028]如图3所示，字线对包括写字线(WWL)330和读字线(RWU340，写字线330用于控制写操作，读字线340用于控制读操作。位线对包括第一位线(BL) 350和第二位线(BLB)360，该位线对用于进行写操作。每个存储单元310分别连接在每个字线对和位线对之间。如图3所示，存储单元310连接在写字线330和读字线340与第一位线350和第二位线360之间。每个存储单元310都包括第一读出端和第二读出端。每个存储单元310还包括写入端，写入端连接至第一位线350和第二位线360，以使位线对能够对存储单元310进行写操作。在根据本发明的一个实施例中，写字线330中的一条可以设置为高电位，其他写字线330可以设置为低电位。此时，可以对与该高电位的写字线330对应的存储单元310进行写操作。第一位线350和第二位线360可以接收外围电路(未示出)传递的电压作为输入，从而将信息写入该存储单元310中。
[0029]该SRAM存储单元阵列300还包括第一读晶体管390A和第二读晶体管390B以及第一读位线(RBL) 370和第二读位线(RBLB) 380。第一读位线370和第二读位线380分别通过第一读晶体管390A和第二读晶体管390B连接至多个存储单元310的第一读出端和第二读出端，以能够对存储单元310进行读操作。该多个存储单元310位于同一列。在根据本发明的一个实施例中，读字线340中的一条可以设置为高电位，其他读字线340可以设置为低电位。此时，可以对与高电位的读字线340对应的存储单元310进行读操作。在进行读操作时，可以首先将第一读位线370和第二读位线380设置为高电位，第一读位线370和第二读位线380的电位可能会受到被选定进行读操作的存储单元310的存储节点的信息的影响，然后比较此时第一读位线370和第二读位线380的电位，可以反映出存储单元310的相应的存储节点的信息。作为示例，在比较第一读位线370和第二读位线380的电位之前可以通过例如读出放大器(sense amplifier)进行放大。
[0030]为了方便多个存储单元310与第一读晶体管390A和第二读晶体管390B之间的连接，该SRAM存储单元阵列300还包括互连线(inter line, IL)。多个存储单元310的第一读出端和第二读出端连接至互连线，以通过互连线连接至第一读晶体管390A和第二读晶体管390B。因此，多个存储单元310可以通过互连线连接至读晶体管，可以方便整体布线。优选地，SRAM存储单元阵列300可以包括第一互连线(IL) 320A和第二互连线(ILB)320B其中，第一读出端连接至第一互连线320A，以通过第一互连线320A连接至第一读晶体管390A。第二读出端连接至第二互连线320B，以通过第二互连线320B连接至第二读晶体管 390B。
[0031]优选地，第一读晶体管390A和第二读晶体管390B的栅极分别连接至存储单元310的第一读出端和第二读出端；第一读晶体管390A和第二读晶体管390B的漏极分别连接至第一读位线370和第二读位线380 ;第一读晶体管390A和第二读晶体管390B的源极接地。在此种连接方式中，在进行读操作时，与存储单元310的第一读出端和第二读出端连接的是晶体管的栅极，因此读位线上的电压波动和外部噪声不会对存储单元310产生影响，因而增加了读噪声容限，提高了存储单元的稳定性。在存储单元310的第一读出端和第二读出端分别通过第一互连线320A和第二互连线320B连接至第一读晶体管390A和第二读晶体管390B的优选实施例中，第一读晶体管390A和第二读晶体管390B的栅极可以分别通过连接至第一互连线320A和第二互连线320B而连接至存储单元310的第一读出端和第二读出端。
[0032]优选地，根据本发明的一个实施例，第一读晶体管390A、第二读晶体管390B为NMOS晶体管。NMOS晶体管主要的载流子是电子，迁移率高，电流相对较大，方便进行读操作。当然，本发明无意对第一读晶体管390A和第二读晶体管390B的类型进行限定。在本发明未示出的其他实施例中，第一读晶体管390A和第二读晶体管390B还可以为其他类型的晶体管，例如PMOS晶体管。
[0033]存储单元310可以由反向单元构成，用于将存储节点的电位反向。优选地，存储单兀310包括:第一反相器311、第二反相器312、第一写传输晶体管313、第二写传输晶体管
314、第一读传输晶体管315以及第二读传输晶体管316。下面将结合图3-图4详细介绍存储单元310。
[0034]如图3所示，第一反相器311和第二反相器312连接在第一节点Q5与第二节点Q6之间，其中第一反相器311的输入端与第二反相器312的输出端连接至第一节点Q5,第一反相器311的输出端与第二反相器312的输入端连接至第二节点Q6。该存储单元310的第一反相器311和第二反相器312形成锁存电路，用以锁存存储节点Q5和Q6的数据。
[0035]第一反相器311和第二反相器312可以为CMOS单元。例如，在根据本发明的一个实施例中，如图4所示，第一反相器311包括第一上拉PMOS晶体管(PU) 31IA和第一下拉NMOS晶体管(PD) 311B，第二反相器312包括第二上拉PMOS晶体管(PU) 312A和第二下拉NMOS晶体管(PD)312B，其中第一上拉PMOS晶体管31IA和第二上拉PMOS晶体管312A的源极与供电电压连接，且第一下拉NMOS晶体管311B和第二下拉NMOS晶体管312B的源极接地；第一上拉PMOS晶体管311A和第一下拉NMOS晶体管311B的漏极连接至第一节点Q5，第二上拉PMOS晶体管312A和第二下拉NMOS晶体管312B的漏极连接至第二节点Q6 ;第一上拉PMOS晶体管311A和第一下拉NMOS晶体管311B的栅极连接至第二节点Q6，且第二上拉PMOS晶体管312A和第二下拉NMOS晶体312管B的栅极连接至第一节点Q5。
[0036]第一写传输晶体管313和第二写传输晶体管314的源极分别与第一节点Q5和第二节点Q6连接，漏极分别与第一位线350和第二位线360连接，栅极分别与对应的写字线330连接。第一读传输晶体管315和第二读传输晶体管316的源极分别与第一节点Q5和第二节点Q6连接，漏极分别与第一读晶体管390A和第二读晶体管390B连接，栅极分别与对应的读字线340连接。应当理解，这里所述的连接可以包括直接连接，也可以包括间接连接。在根据本发明的一个优选实施例中，第一读传输晶体管315和第二读传输晶体管316的漏极分别连接至互连线320A和320B，以通过互连线320A和320B连接至第一读晶体管390A和第二读晶体管390B。
[0037]优选地，第一写传输晶体管313、第二写传输晶体管314、第一读传输晶体管315和第二读传输晶体管316为NMOS晶体管。同样的，如上文所述的，NMOS晶体管主要的载流子是电子，迁移率高，电流相对较大，方便进行信号传输。当然，本发明无意对第一写传输晶体管313和第二写传输晶体管314、第一读传输晶体管315和第二读传输晶体管的类型进行限定。在本发明未示出的其他实施例中，他们还可以为其他类型的晶体管，例如PMOS晶体管。
[0038]根据本发明的另一方面，还提供一种SRAM