0049]当编程操作继续失败并且循环数量超过参照数量时，操作电路可以被配置成在步骤S313中改变施加至选中字线的编程电压以及施加至编程目标单元的位线的编程允许电压、并且重复步骤S303至S309。此外，操作电路可以被配置成在执行编程循环当中距达到最大数量剩下预定数量时增大编程允许电压。
[0050]即使当循环数量增大时，操作电路可以被配置成施加预定电平的编程允许电压，例如第一编程允许电压。可替选地，操作电路可以被配置成与循环数量的增大成正比地增大编程允许电压，如第二编程允许电压。与施加至编程禁止单元的位线的编程抑制电压相t匕，编程允许电压可以在较低的范围中增大。
[0051]当在步骤S307中确定编程操作成功时，则在步骤S315中可以检查选中字线是否是存储块中的最后字线。当检查到选中字线不是最后字线时，则可以在步骤S317中选择下一个字线。接下来，还可以重复步骤S303至S313。
[0052]在步骤S309中可以不管选中字线的顺序或距离漏极选择线的距离来确定参照数量。另外，当选中字线较靠近最后字线或漏极选择线时，可以减小参照数量。更具体地，当选中字线较靠近最后字线或漏极选择线时，可以增大所述预定数量。
[0053]当确定最后字线的编程操作成功时，则可以在步骤S315终止编程循环。
[0054]在执行编程循环当中距达到最大数量剩下预定数量时，可以增大编程允许电压。结果，编程速度会略微减小，而编程干扰特性可以大幅改善。
[0055]如上所述，当所有字线的编程循环中循环数量超过参照数量时，可以改变施加至位线的编程允许电压。然而，当与漏极选择线相邻的一些字线的编程循环中循环数量超过参照数量时，可以改变施加至位线的编程允许电压。当最后字线的编程循环中循环数量超过参照数量时，可以改变施加至位线的编程允许电压。以下将描述其详细描述。
[0056]参见图4，在步骤S401中，可以选择字线来执行编程操作。通常，在存储块中首先选择第一字线，例如，字线WLO。
[0057]在步骤S403中，操作电路可以对电耦接至选中字线的存储器单元执行编程循环。可以通过重复上述图3中的步骤S303、S305、S307和S311的操作来执行编程循环。然而，即使当编程循环被重复的次数超过参照数量时，由于选中字线不是最后字线且远离漏极选择线，所以施加至位线的编程允许电压可以不被改变。
[0058]当确定编程循环成功时，操作电路可以在步骤S403选择下一个字线，并且在步骤S407确定选中的字线是否是存储块中的最后字线。当选中字线不是最后字线时，操作电路可以在步骤S403对选中字线执行编程循环并且在步骤S405中选择下一个字线。
[0059]当在步骤S407中确定选中字线是最后字线时，当如图3所示重复编程循环的次数超过参照数量时，操作电路可以通过改变位线的编程允许电压来执行编程循环。首先，操作电路可以在步骤S409中对电耦接至选中字线的存储器单元执行编程操作。可以以与步骤S303中的编程操作相同的方式来执行步骤S409中的编程操作。
[0060]操作电路可以被配置成在步骤S411中对选中字线执行验证操作。在步骤S411中，可以以与在图3中的步骤S305中描述的编程验证操作相似的方式来执行编程验证操作。操作电路可以被配置成根据验证结果来将通过/失败结果信号输出至控制电路。
[0061]控制电路可以被配置成在步骤S413中响应于从操作电路输出的通过/失败结果信号而确定编程是否通过。更具体地，控制电路可以被配置成确定选中存储器单元的阈值电压是否增大至目标电平。
[0062]当确定编程操作不成功时，控制电路可以被配置成在步骤S415中确定循环计数器计数的循环数量(即，执行编程操作的次数)是否已超过参照数量。当循环数量小于或等于参照数量时，操作电路可以被配置成在步骤S417改变编程电压并且重复步骤S409至S415。然后编程电压可以按预定的步进电压增大。
[0063]当编程操作继续失败且循环数量超过参照数量时，操作电路可以被配置成在步骤S419中改变施加至选中字线的编程电压以及施加至编程目标单元的位线的编程允许电压，并且重复步骤S409至S415。另外，操作电路可以被配置成在执行编程循环当中距达到最大数量剩下预定数量时增大编程允许电压。
[0064]如在图6中所示，即使当循环数量增大时，操作电路可以被配置成施加具有预定电平的编程允许电压，例如第一编程允许电压。可替选地，操作电路可以被配置成与循环数量的增大成正比地增大编程允许电压，例如第二编程允许电压。与施加至编程禁止单元的位线的编程抑制电压相比，编程允许电压可以在较低的范围中增大。
[0065]当在步骤S413中确定最后字线的编程操作成功时，则可以终止编程循环。
[0066]在执行最后字线的编程循环当中距达到最后字线的编程循环的最大数量剩下预定数量时，通过增大编程允许电压，编程速度可以略微减小，而编程干扰特性可以大幅改善。另外，由于可以根据最后字线的编程循环中的循环数量来改变编程允许电压，所以结果可以防止前面的字线的编程循环中的编程速度减小。因此，可以提高整体操作速度。
[0067]参见图7，示出了说明根据本发明的一个实施例的存储系统的框图。
[0068]如在图7中所示，根据本发明的一个实施例的存储系统700可以包括非易失性存储器件720和存储器控制器710。
[0069]非易失性存储器件720可以包括上述的半导体存储器。存储器控制器710可以被配置成控制非易失性存储器件720。由于存储器控制器710包括由上述的半导体存储器构成的非易失性存储器件720，所以如上述操作特性可以得到改善。
[0070]存储器控制器710可以是固态盘(SSD)或存储卡，其中非易失性存储器件720和存储器控制器710被组合。SRAM711可以被配置成用作处理单元712的操作存储器。主机接口 713可以包括与存储系统700电耦接的主机的数据交换协议。错误校正块714可以被配置成检测且校正包括在从非易失性存储器件720中读出的数据中的错误。存储器接口714可以被配置成与非易失性存储器件720接口。处理单元712可以被配置成执行用于存储器控制器710的数据交换的总体控制操作。图7还示出了存储器I/F715。
[0071]尽管图7中未示出，存储系统700还可以包括储存与主机接口的码数据的(只读存储器)R0M(未示出)。另外，非易失性存储器件720可以是由多个快闪存储芯片组成的多芯片封装体。具有上述配置的存储系统700可以被提供座位具有高可靠性和低错误率的储存媒介。当根据本发明的一个实施例的快闪存储器件被提供在诸如半导体盘设备(固态盘(SSD))的存储系统中时，存储器控制器710可以被配置成经由诸如USB、MMC、PC1-E、SATA、PATA、SCS1、ESDI和IDE的各种接口协议中的一种与外部设备(例如，主机)进行通信。
[0072]参见图8，示出了说明根据本发明的一个实施例的融合式存储器件或融合式存储系统的框图。例如，可以将本发明的技术特征应用于作为融合式存储器件的OneNAND快闪存储器件800。
[0073]OneNand快闪存储器件800可以被配置成包括主机接口(I/F) 810、缓冲RAM820、控制器830、寄存器840和NAND快闪存储器单元阵列850。主机接口 810可以被配置成使用不同的协议与设备交换各种类型的信息。缓冲RAM820可以装载有用于驱动存储器件或者暂时储存数据的代码。控制器830可以被配置成响应于外部给出的控制信号和命令而在每一个状态下控制读取和编程操作。寄存器840可以被配置成储存包括指令、地址以及限定存储器件中的系统操作环境的配置的数据。NAND快闪存储器单元阵列850可以包括包含有非易失性存储器单元和页缓冲器的操作电路。图2中所示的存储器阵列可以用作NAND快闪存储器单元阵列850的存储器阵列。
[0074]参见图9，示出了说明根据本发明的一个实施例的计算系统900的框图。计算系统900可以包括快闪存储器件912。
[0075]根据本发明的一个实施例的计算系统900可以包括:微处理器920、RAM93