0、用户接口 940、诸如基带芯片组的调制解调器950以及存储系统910，所有上述部件都与系统总线960电耦接。另外，当计算系统900是移动设备时，还可以包括电池(未示出)以向计算系统900施加操作电压。尽管图9中未示出，计算系统900还可以包括应用芯片组、照相机图像处理器(CIS)以及移动DRAM。存储系统910可以被配置成形成使用非易失性存储器件来储存数据的固态驱动器/盘(SSD)。可替选地，存储系统910可以被提供作为融合式快闪存储器(例如，OneNAND快闪存储器)。图9还示出了存储器控制器911、快闪存储器912和调制解调器915。
[0076]根据本发明的一个实施例，可以改善操作特性。
[0077]尽管已经参照本发明的某些示例性实施例描述了本发明，但本领域的技术人员将理解的是，在不脱离所附权利要求及其等同形式所限定的本发明的精神或范围的情况下，可以对本发明进行各种修改和变型。
[0078]通过以上实施例可以看出，本申请提供了以下的技术方案。
[0079]技术方案1.一种半导体器件，包括:
[0080]存储器单元，其与字线电耦接；以及
[0081]操作电路，其适于对电耦接至选中字线的存储器单元执行编程循环，其中，所述操作电路适于:当执行所述编程循环的次数超过参照数量时，增大施加至编程目标存储器单元的位线的编程允许电压。
[0082]技术方案2.如技术方案I所述的半导体器件，其中，存储块包括具有三维结构的存储串，且所述存储串中的每个包括垂直电耦接的漏极选择晶体管、所述存储器单元以及源极选择晶体管。
[0083]技术方案3.如技术方案2所述的半导体器件，其中，所述操作电路适于:将导通电压施加至选中存储串的漏极选择晶体管，以及将关断电压施加至所述存储块中的未选中存储串的漏极选择晶体管。
[0084]技术方案4.如技术方案I所述的半导体器件，其中，所述操作电路适于:当对从所述字线之中选出的最后字线执行所述编程循环时，如果执行所述编程循环的次数超过所述参照数量，则增大所述编程允许电压。
[0085]技术方案5.如技术方案I所述的半导体器件，其中，所述字线被配置在源极选择线与漏极选择线之间，以及
[0086]所述操作电路适于:当对与所述漏极选择线相邻的字线执行所述编程循环时，如果执行所述编程循环的次数超过所述参照数量，则增大所述编程允许电压。
[0087]技术方案6.如技术方案I所述的半导体器件，其中，所述字线被配置在源极选择线与漏极选择线之间，以及
[0088]所述参照数量随着所述选中字线对所述漏极选择线的靠近而增大。
[0089]技术方案7.如技术方案I所述的半导体器件，其中，所述操作电路适于:在执行所述编程循环当中距达到最大数量剩下预定数量时，增大所述编程允许电压。
[0090]技术方案8.如技术方案I所述的半导体器件，其中，所述操作电路适于与执行所述编程循环的次数成正比地增大所述编程允许电压。
[0091]技术方案9.如技术方案I所述的半导体器件，其中，所述操作电路适于:当执行所述编程循环时将编程抑制电压施加至未选中位线；以及在与所述编程抑制电压的范围相关的较低范围中增大所述编程允许电压。
[0092]技术方案10.—种半导体器件,包括:
[0093]存储块，所述存储块包括具有三维结构的存储串，其中，所述存储串中的每个包括在位线和公共源极线之间沿着垂直方向电耦接的漏极选择晶体管、存储器单元和源极选择晶体管；以及
[0094]操作电路，其适于对选中存储器单元执行编程循环，以及当执行所述编程循环的次数超过参照数量时增大施加至编程目标存储器单元的位线的编程允许电压。
[0095]技术方案11.如技术方案10所述的半导体器件，其中，所述操作电路适于:当对从所述存储器单元之中选出的最后存储器单元执行所述编程循环时，如果执行所述编程循环的次数超过所述参照数量，则增大所述编程允许电压。
[0096]技术方案12.如技术方案10所述的半导体器件，其中，所述操作电路适于:当对与所述漏极选择晶体管相邻的存储器单元执行所述编程循环时，如果执行所述编程循环的次数超过所述参照数量，则增大所述编程允许电压。
[0097]技术方案13.如技术方案10所述的半导体器件，其中，所述参照数量随着所述选中存储器单元对所述漏极选择线的靠近而增大。
[0098]技术方案14.如技术方案10所述的半导体器件，其中，所述操作电路适于:在执行所述编程循环当中距达到最大数量剩下预定数量时增大所述编程允许电压。
[0099]技术方案15.如技术方案10所述的半导体器件，其中，所述操作电路适于与执行所述编程循环的次数相关地增大所述编程允许电压。
[0100]技术方案16.如技术方案10所述的半导体器件，其中，所述操作电路适于:当执行所述编程循环时，将编程抑制电压施加至未选中位线；以及在与所述编程抑制电压的范围相关的较低范围中增大施加至所述位线的所述编程允许电压。
【主权项】
1.一种半导体器件，包括: 存储器单元，其与字线电耦接；以及 操作电路，其适于对电耦接至选中字线的存储器单元执行编程循环，其中，所述操作电路适于:当执行所述编程循环的次数超过参照数量时，增大施加至编程目标存储器单元的位线的编程允许电压。
2.如权利要求1所述的半导体器件，其中，存储块包括具有三维结构的存储串，且所述存储串中的每个包括垂直电耦接的漏极选择晶体管、所述存储器单元以及源极选择晶体管。
3.如权利要求2所述的半导体器件，其中，所述操作电路适于:将导通电压施加至选中存储串的漏极选择晶体管，以及将关断电压施加至所述存储块中的未选中存储串的漏极选择晶体管。
4.如权利要求1所述的半导体器件，其中，所述操作电路适于:当对从所述字线之中选出的最后字线执行所述编程循环时，如果执行所述编程循环的次数超过所述参照数量，则增大所述编程允许电压。
5.如权利要求1所述的半导体器件，其中，所述字线被配置在源极选择线与漏极选择线之间，以及 所述操作电路适于:当对与所述漏极选择线相邻的字线执行所述编程循环时，如果执行所述编程循环的次数超过所述参照数量，则增大所述编程允许电压。
6.如权利要求1所述的半导体器件，其中，所述字线被配置在源极选择线与漏极选择线之间，以及 所述参照数量随着所述选中字线对所述漏极选择线的靠近而增大。
7.如权利要求1所述的半导体器件，其中，所述操作电路适于:在执行所述编程循环当中距达到最大数量剩下预定数量时，增大所述编程允许电压。
8.如权利要求1所述的半导体器件，其中，所述操作电路适于与执行所述编程循环的次数成正比地增大所述编程允许电压。
9.如权利要求1所述的半导体器件，其中，所述操作电路适于:当执行所述编程循环时将编程抑制电压施加至未选中位线；以及在与所述编程抑制电压的范围相关的较低范围中增大所述编程允许电压。
10.一种半导体器件，包括: 存储块，所述存储块包括具有三维结构的存储串，其中，所述存储串中的每个包括在位线和公共源极线之间沿着垂直方向电耦接的漏极选择晶体管、存储器单元和源极选择晶体管；以及 操作电路，其适于对选中存储器单元执行编程循环，以及当执行所述编程循环的次数超过参照数量时增大施加至编程目标存储器单元的位线的编程允许电压。
【专利摘要】一种半导体器件包括与字线电耦接的存储器单元。另外，半导体器件包括操作电路，该操作电路对电耦接至选中字线的存储器单元执行编程循环。此外，当执行编程循环的次数超过参照数量时，操作电路增大施加至编程目标存储器单元的位线的编程允许电压。
【IPC分类】G11C16-34, G11C16-10
【公开号】CN104821183
【申请号】CN201410364165
【发明人】李譓怜
【申请人】爱思开海力士有限公司
【公开日】2015年8月5日
【申请日】2014年7月28日
【公告号】US20150221374