在每个参考电路输出OUT ,与运算放大器OA的反相输入之间。更具体地，电阻器R,设置在开关SW ,与求和节点SUM之间，而公共电容器C int设置在所述求和节点SUM与运算放大器OA的输出之间。
[0063]图4a和图4b显不了可以使用的开关的两个不例。图4a所不的开关是在足够尚的过载电压下工作的单个晶体管，以便确保足够传输参考电路RSA,的输出电压。晶体管可以是任何的FET，即，任何场效应晶体管。
[0064]图4b所示的开关是传输门，其中P型晶体管41与N型晶体管42平行关联。在该配置下，两个晶体管平行工作，从而实现了总体上的低的导通电阻，并且降低了电阻对于要被开关的电压的依赖性。晶体管可以是任何的FET晶体管。
[0065]图5显示了控制单元CU的另一个可能结构，其与图3所示的结构相似，但是电阻器Rj被替换为开关电容器C J0每个电容器Ci的一个端子连接在第一开关SW.j与第二开关SWCi j之间，并且电容器C i的第二端子接地或者连接至任何其它的DC电压。或者，开关SW j和SW。，海电容器C j分别连接至参考电路RSA j的输出OUT j、公共求和节点SUM，或者也将电容器C,分别与这两个节点断开。第一开关SW ,也如之前一样用作在参考电路RSA ,的感测操作之前或感测操作期间将控制单元CU与参考电路输出OUTj断开。例如，开关SW SWci j可以是图4所示的开关。
[0066]图6显示了替换的实施方案，其中，求和与积分是在数字域实现的，而调节信号REG通过数字-模拟转换器DAC产生。数字加/减计数器CNT用于计算参考电路RSAj的求和输出数据的平均。加/减计数器是可以基于逻辑输入数据而增加或减小其值的计数器。
[0067]每个参考电路输出OUTj连接至所述数字加/减计数器CNT的输入，在参考电路RSA,作出决定之后，通过触发信号TRG的控制，数据从这里读入计数器CNT。
[0068]计数器输出供给到数字-模拟转换器DAC，其针对参考电路RSA#P感测放大器电路3&提供模拟域的调节信号REG。可选地，可以将加/减计数器CNT设计为，如果参考电路RSAj^求和的输出电压的绝对值大于给定的整数d(例如，d = 2，3，…)，加/减计数器才步进。这使得开关动作减少，并且降低功耗。调节信号REG通过对参考电路输出OUTj的电压进行平均而产生，其表示该完全数字化实施的电路配置的二进制输入数据。
[0069]平均可以在时间域进行，如同所讨论的实施方案所描述的，但是，通过使用足够的参考电路RSAj以进行可接受的平均，平均也可以仅在空间域进行。混合的时间-空间域平均也是可能的。
[0070]因此，图3和图5所描绘的实施方案的积分器可以被省略或被其它的积分功能替换，例如，在足够多数量的参考电路RSA,补偿了上述积分器的缺乏的情况下，可以被更简单的积分功能替换。同样的论证适用于图6的实施方案的加/减计数器CNT。控制单元CU可以在受限制的区域上实施。
[0071]—般而言，在每个配置中，使用更大数量的参考电路RSA,使得更快地明确调节信号 REG0
【主权项】
1.一种半导体存储器器件，其包括: -至少一个感测放大器电路(SA1),其用于读取从存储器阵列中的所选择的存储器单元感测的数据， -至少一个参考电路(RSA,)，每个所述参考电路(RSA,)是所述感测放大器电路(SA1)的复本并且具有输出(OUT,)，所述参考电路(RSA,)通过该输出将输出物理量发送， -调节网络，其向每个所述感测放大器电路(SA1)和每个所述参考电路(RSA,)提供调节信号(REG)，其中，所述调节信号(REG)通过对所述输出物理量在时间和/或空间上进行平均而获得， 其特征在于，调节网路包括控制单元(CU)，其配置为将所述参考电路(RSA,)的每个输出(OUTj)的物理量与目标均值求和，其中，所述参考电路(RSAj)的所述输出(OUTj)的所述物理量与所述目标均值以相反的符号求和，所述控制单元基于所述求和而发送调节信号(REG)，所述调节信号(REG)供给到每个所述调节感测放大器电路(SA1)和每个所述参考电路(RSAj)。2.根据权利要求1所述的半导体存储器器件，其中，目标均值是电压Vd(VH-\)/2，Vl和Vh分别是感测放大器电路(SA1)和参考电路(RSAj)的工作电压的低电压电平和高电压电平，其限定了各自的低逻辑电平和高逻辑电平。3.根据前述权利要求中的任一项所述的半导体存储器器件，其中，所述参考电路输出(OUTj)中的每一个连接至电容器，该电容器连接至DC电压(V。)。4.根据前述权利要求中的任一项所述的半导体存储器器件，其中，调节信号(REG)是每个所述参考电路(RSAj)的所述输出物理量的和与所述目标均值之间的差在时间和/或空间上的平均。5.根据前述权利要求中的任一项所述的半导体存储器器件，其中，调节信号(REG)是被每个所述感测放大器电路(SA1)和每个参考电路(RSA,)用作参考电压的电压。6.根据前述权利要求中的任一项所述的半导体存储器器件，其中，控制单元(CU)包括具有反相输入和非反相输入的运算放大器(OA)，目标均值被施加到所述非反相输入，而所述反相输入通过至少一个开关和/或电阻器和/或电容器连接至每个所述参考电路输出(OUT j) ο7.根据权利要求6所述的半导体存储器器件，其中，每个所述参考电路输出(OUT,)通过至少一个开关(SW.j)连接至控制单元(⑶)，该开关允许控制单元(⑶)在所述至少一个感测放大器电路(SA1)和所述至少一个参考电路(RSA,)的感测操作之前和感测操作期间与所述输出(OUTj)断开。8.根据权利要求6至7中的任一项所述的半导体存储器器件，其中，控制单元(CU)包括积分器。9.根据权利要求8所述的半导体存储器器件，其中，积分器包括电阻器(R,)和公共积分电容器(Cint)，该电阻器连接至每个参考电路输出(OUTj)和求和节点(SUM)。10.根据权利要求8所述的半导体存储器器件，其中，积分器包括开关电容器配置(Cj),其与每个参考电路输出(OUTj)相关联。11.根据权利要求1至5所述的半导体存储器器件，其中，控制单元包括: -数字加/减计数器(CNT)，每个参考电路输出(OUT,)连接至所述数字加/减计数器(CNT)的输入， -数字-模拟转换器(DAC)，其用于将所述数字加/减计数器(CNT)的数字输出信号转换为待供给至每个感测放大器电路(SA1)和每个参考电路(RSA,)的调节信号(REG)。12.—种半导体存储器，其包括根据权利要求1至11中的任一项所述的半导体存储器器件。13.一种操作根据权利要求1至11中的任一项所述的半导体存储器器件的过程，包括下述步骤: -对每个感测放大器电路(SA1)和每个参考电路(RSAj)进行相似的操作， -根据所述参考电路(RSA,)的每个输出(OUT,)的物理量，在调节网络中产生调节信号(REG)，并且将所述调节信号(REG)施加到感测放大器电路(SA1)和参考电路(RSAj)13
【专利摘要】本发明涉及半导体存储器器件，其包括：-至少一个感测放大器电路(SAi)，其用于读取从存储器阵列中的所选择的存储器单元感测的数据，-至少一个参考电路(RSAj)，每个所述参考电路(RSAj)是所述感测放大器电路(SAi)的复本并且具有输出(OUTj)，所述参考电路(RSAj)通过该输出将输出物理量发送，-调节网络，其向每个所述感测放大器电路(SAi)和每个所述参考电路(RSAj)提供调节信号(REG)，其中，所述调节信号(REG)通过对所述输出物理量在时间和/或空间上进行平均而获得，其中，调节网路包括控制单元(CU)，其配置为将所述参考电路(RSAj)的每个输出(OUTj)的物理量与目标均值求和，所述控制单元基于所述求和而发送调节信号(REG)，所述调节信号(REG)供给到每个所述调节感测放大器电路(SAi)和每个所述参考电路(RSAj)。
【IPC分类】G11C7/08, G11C7/04, G11C11/4099, G11C11/4091, G11C7/06, G11C7/14
【公开号】CN105144294
【申请号】CN201480023175
【发明人】R·特韦斯, R·费朗
【申请人】苏泰克公司
【公开日】2015年12月9日
【申请日】2014年4月24日
【公告号】WO2014174046A1