C编程方法对存储器单元MCO、MC1、MC2、MCn、MCn-1、MCn-2编程。当与源极选择晶体管SST和漏极选择晶体管DST中的每个相邻的存储器单元MCO、MC1、MC2、MC3、MCn、MCn-1、MCn_2、MCn_3的数目为4时，可以利用SLC编程方法对存储器单元MCO、MC1、MC2、MC3、MCn、MCn_l、MCn_2、MCn_3编程。
[0055]图7是包括图2中所示的半导体存储器件100的存储系统1000的一个实施例的框图表不。
[0056]存储系统1000可以包括半导体存储器件100和控制器1100。
[0057]半导体存储器件100可以具有与如参照图2描述的结构和操作基本相同的结构和操作。
[0058]控制器1100可以与主机和半导体存储器件100电耦接。控制器1100可以被配置成响应于来自主机的请求来存取半导体存储器件100。例如，控制器1100可以被配置成控制半导体存储器件100的读取操作、写入操作、擦除操作和后台操作。控制器1100可以被配置成提供半导体存储器件100与主机之间的接口。控制器110可以被配置成驱动用于控制半导体存储器件100的操作的固件。
[0059]控制器1100可以包括:随机存取存储器(RAM) 1110、处理单元1120、主机接口单元1130、存储器接口单元1140和错误校正单元1150。RAM 1110可以用作处理单元1120的操作存储器、半导体存储器件100与主机之间的高速缓冲存储器、以及半导体存储器件100与主机之间的缓冲存储器中的至少一种。处理单元1120可以控制控制器1100的各种操作。控制器1100可以在写入操作中暂时地储存由主机提供的编程数据。
[0060]主机接口单元1130可以包括用于执行主机和控制器1100之间的数据交换的协议。在一个实施例中，控制器1100可以被配置成通过各种不同的接口协议中的至少一种与主机通信，其中各种不同的接口协议诸如像:通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、外部组件互连-快速(PC1-E)协议、高级技术附件(ΑΤΑ)协议、串行高级技术附件(SATA)协议、并行高级技术附件(ΡΑΤΑ)协议、小型计算机系统接口(SCSI)协议、加强型小型器件接口(ESDI)协议、集成驱动电子设备(IDE)、私有协议。
[0061]存储器接口单元1140可以与半导体存储器件100相互配合工作。存储器接口单元例如可以包括与非(NAND)接口或者或非(N0R)接口。
[0062]错误校正单元1150可以被配置成利用错误校正码检测从半导体存储器件100接收的数据中的错误，以及可以校正检测出的错误。处理单元1120可以根据由错误校正单元1150产生的错误检测结果调整读取电压，以及向半导体存储器件100发出命令以再次执行读取操作。在一个实施例中，错误校正单元1150可以是控制器1100的部件。
[0063]控制器1100和半导体存储器件100可以被集成在单个半导体器件中。在一个实施例中，控制器1100和半导体存储器件100可以被配置为集成在单个半导体器件中的存储卡。控制器1100和半导体存储器件100可以被配置为存储卡，诸如像个人计算机存储卡国际协会(PCMCIA)卡、紧凑快闪(CF)卡、智能媒体(SM)卡(SMC)、记忆棒、MMC、减小尺寸的MMC(RS-MMC)、微型尺寸的MMC(MMCmicro)、安全数字(SD)卡、迷你SD(miniSD)卡、微型SD(microSD)卡、SD高容量(SDHC)卡以及通用快闪储存(UFS)器件。
[0064]控制器1100和半导体存储器件100可以被配置为集成在单个半导体器件中的固态驱动器(SSD)。SSD可以包括被配置成将数据储存在半导体存储器件100中的储存器件。当存储系统1000被配置成用作SSD时，可以提高与存储系统2000电耦接的主机的操作速度。
[0065]在一个实施例中，存储系统1000可以被提供为电子设备的部件之一，所述电子设备诸如像:计算机、超级移动个人计算机(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络书写板、无线电话、电子书、便携式多媒体播放器(PMP)、便携式游戏控制台、导航设备、黑盒子、数码照相机、三维电视机、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、无线传送和接收信息的设备、配置家庭网络的各种电子设备之一、配置计算机网络的各种电子设备之一、配置远程信息处理网络的各种电子设备之一、以及射频识别(RFID)设备。
[0066]在一个实施例中，半导体存储器件100或存储系统1000可以被封装为多个不同类型的封装体。例如，半导体存储器件100或存储系统1000可以被封装并安装为:封装上封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(roiP)、华夫包式管芯、晶片形式管芯、板上芯片(C0B)、陶瓷双列直插式封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外型集成电路(SOIC)、紧缩小外型封装(SSOP)、薄型小外型封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶片级制造封装(WFP)、晶片级处理层叠封装(WSP)。
[0067]图8是图7中所示的存储系统的一个实施例的应用实例的框图表示。
[0068]存储系统2000可以包括半导体存储器件2100和控制器2200。半导体存储器件2100可以包括多个半导体存储芯片。多个半导体存储芯片可以被分成多个组。
[0069]多个半导体存储芯片组中的每个可以被配置成经由第一通道CH1至第k通道CHk中相关联的一个与控制器2200通信。半导体存储芯片中的每个可以具有与参照图2描述的半导体存储器件100基本相同的结构和操作。
[0070]多个半导体存储芯片组中的每个可以被配置成通过公共通道与控制器2200通信。控制器2200可以被配置成具有与参照图7描述的控制器1100基本相同的结构，并且可以经由多个通道CH1至CHk来控制半导体存储器件2100的多个半导体存储芯片的操作。
[0071]图9是包括参照图8描述的存储系统的计算系统3000的一个实施例的框图表示。
[0072]计算系统3000可以包括:中央处理单元3100、RAM 3200、用户接口单元3300、电源单元3400、系统总线3500和存储系统2000。
[0073]存储系统2000可以通过系统总线3500与中央处理单元3100、RAM 3200、用户接口单元3300和电源单元3400电耦接。经由用户接口单元3300接收的数据或者由中央处理单元3100处理的数据可以被储存在存储系统2000中。
[0074]在图9中，半导体存储器件2100被图示为经由控制器2200与系统总线3500电耦接。然而，半导体存储器件2100可以被配置成与系统总线3500直接电耦接。在这种情况下，控制器2200的功能可以由中央处理单元3100和RAM 3200执行。
[0075]在图9中，参照图8描述的存储系统2000被图示为计算系统3000的部件。然而，存储系统2000可以用参照图7描述的存储系统1000来替代。在一个实施例中，计算系统3000可以被配置成包括参照图7和图8描述的存储系统1000、2000这二者。
[0076]在各种实施例中，在具有三维配置的半导体存储器件的编程操作中，可以通过下面方式来改善编程干扰现象:将最外面的存储器单元和与最外面的存储器单元相邻的存储器单元编程为具有比其余存储器单元的编程比特数目相对更少数目的编程比特，以降低最外面的字线的电位电平。
[0077]尽管上面已经描述了各种实施例，但是对于本领域的技术人员将理解的是，所描述的实施例仅仅是举例说明。因此，不应当基于所描述的实施例来限制本文中所描述的半导体存储器件、具有所述半导体存储器件的存储系统以及操作所述半导体存储器件的方法。
[0078]通过本发明的实施例可以看出，本发明提供了下面技术方案:
[0079]技术方案1.一种半导体存储器件，包括:
[0080]多个存储器单元，其电耦接在源极选择晶体管与漏极选择晶体管之间；
[0081]外围电路，其被配置成对所述多个存储器单元执行编程操作；以及
[0082]控制逻辑单元，其被配置成控制所述外围电路的至少一种操作，使得所述多个存储器单元中与所述源极选择晶体管相邻的至少两个存储器单元和所述多个存储器单元中与所述漏极选择晶体管相邻的至少两个存储器单元被编程为在所述编程操作中具有比相对于所述多个存储器单元中其余存储器单元的数据比特相对更少数目的数据比特。
[0083]技术方案2.如技术方案1所述的半导体存储器件，其中，所述其余存储器单元在所述编程操作中被编程为具有至少三比特数据。
[0084]技术方案3.如技术方案1所述的半导体存储器件，其中，与所述源极选择晶体管相邻的至少两个存储器单元的数据比特的总数目等于所述其余存储器单元中每个的数据比特的数目，以及与所述漏极选择晶体管相邻的至少两个存储器单元的数据比特的总数目等于所述其余存储器单元中每个的数据比特的数目。
[0085]技术方案4.如技术方案1所述的半导体存储器件，还包括:
[0086]源极侧虚设存储器单元，其电耦接在所述源极选择晶体管和与所述源极选择晶体管相邻的至少两个存储器单元之间；以及
[0087]漏极侧虚设存储器单元，其电耦接在所述漏极选择晶体管和与所述漏极选择晶体管相邻的至少两个存储器单元之间。
[0088]技术方案5.如技术方案1所述的半导体存储器件，其中，与所述源极选择晶体管相邻的至少