置参数中能够进行调节的参数，逻辑电路132选择其中一个能够进行调节的参数对应的编程调节电路，编程调节电路执行编程，当该次编程调节完成之后，存储芯片依据新的编程配置进行编程，那么编程性能相对优化、编程时间缩短、编程效率提高，而当存储芯片编程效率再次衰退之后，就可以再次进行编程调节，以实现存储芯片优化，因此能够多次调整存储芯片的编程能力、延长存储芯片使用寿命和提高编程效率。
[0062]如上所述，已知调节电路130中第一编程调节电路133、第二编程调节电路134和第三编程调节电路135是对应的调节一种编程配置参数的编程路径，由此可知，根据调节电路130中的三条不同的编程路径，随之形成的新的编程配置参数也有所不同。然而，存储单元的编程配置参数的每一项内容都是具有上限值，因此，不可能实现对某一项配置参数进行无限次调节。若判断电路131判断三种编程配置参数已经全部为最大值，则判断电路131不再输出判断结果，则逻辑电路132和编程调节电路不能再进行重新配置，那么此时判断电路131就会停止对该目标存储单元的调节流程。当存储单元的编程配置的每一项内容均已经达到其上限值，那么说明该存储单元已经不能进行优化性能和延长使用寿命。具体讨论见下文，在此不做赘述。
[0063]对于调节电路130对新的编程配置参数的输出，具体是指:当第一编程调节电路133对编程并行度的调节完成后，该第一编程调节电路133输出存储单元新的编程配置参数，新的编程配置参数中仅编程并行度发生改变；当第二编程调节电路134对编程电压的调节完成后，该第二编程调节电路134输出存储单元新的编程配置参数，新的编程配置参数中仅编程电压发生改变；当第三编程调节电路135对编程加压时间的调节完成后，该第三编程调节电路135输出存储单元新的编程配置参数，新的编程配置参数中仅编程加压时间发生改变。调节电路130将新的编程配置参数传输至控制电路140。
[0064]对于控制电路140，用于根据调节后的编程配置参数，对所述目标存储单元进行编程控制。
[0065]如上所述，已知，新的编程配置参数由调节电路130传输至控制电路140，那么编程监控装置将对目标存储单元进行新编程配置参数的编程控制，在此，具体是指，调节电路130将新的编程配置参数输出，控制电路140使存储单元在下一次编程中直接使用新的编程配置参数，使编程时间缩短、编程效率提高，由此，存储芯片持续保持高性能，当编程效率再次超过预设阈值时，调节电路130再次进行编程配置参数的调节。
[0066]上述为本发明中编程监控装置的步骤，由于存储单元具有三种编程配置参数，因此调节电路130的判断电路131判断能够进行调节的编程配置参数，逻辑电路132选择能够进行调节的编程配置参数对应的编程调节电路中的一条编程调节电路，进而使调节电路130形成三种相互独立的执行编程路径，当存储芯片经过第一次编程效率衰退后，编程时间过长，此时调节电路130可以选择能够进行调节的编程配置参数中的任意一项内容形成新的编程配置参数，控制电路140140对存储单元进行编程配置，缩短编程时间、优化存储芯片编程性能，用户再经过对存储芯片的多次使用之后，当存储芯片第二次编程效率衰退时，调节电路130可以再次执行该流程并调节编程配置参数中的任意一项内容以缩短编程时间、优化存储芯片性能，因此，该装置能够缩短编程时间、提高编程效率、优化存储芯片编程性能并延长存储芯片使用寿命。
[0067]本发明实施例提供的一种编程监控的装置方法，通过数据读取模块读取第一存储单元的编程性能参数并利用比较电路120进行比较，当该编程性能参数超过预设阈值时，调节电路130对第一存储单元和目标存储单元进行编程配置参数的调节，使控制电路140控制第一存储单元所在的闪存区块在下一次编程效率衰退之前的编程中均使用调节后的编程配置参数，从而缩短了编程时间、提高了编程效率、优化了存储芯片的编程性能，使存储芯片持续保持高性能的编程能力，以及延长存储芯片的使用寿命，当存储芯片的编程效率再次降低到预设阈值时，再对存储芯片的编程配置参数进行调节，可再次优化存储芯片。本发明的有益效果在于，通过调节电路130调节存储单元的编程配置参数，使存储芯片始终保持高性能的编程能力，具有在存储芯片编程效率衰退时及时调整、缩短编程时间、提高编程效率的优势，以及可多次调整编程配置参数，达到延长存储芯片使用寿命、优化编程性能的有益效果。
[0068]注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
【主权项】
1.一种编程监控的装置，其特征在于，包括:数据读取电路、比较电路、调节电路和控制电路； 所述数据读取电路的输入端与编程性能参数传输线连接、第一输出端与所述比较电路的输入端连接，所述比较电路的输出端与所述调节电路的输入端连接，所述调节电路的输出端与所述控制电路的输入端连接，所述控制电路的输出端与编程配置参数传输线连接；所述数据读取电路，用于读取闪存阵列中第一存储单元的编程性能参数； 所述比较电路，用于比较所述第一存储单元的编程性能参数是否超过预设阈值；所述调节电路，用于当所述第一存储单元的编程性能参数超过预设阈值时，对目标存储单元的编程配置参数进行调节，所述目标存储单元包括所述第一存储单元和所述第一存储单元所在的闪存区块中的其余存储单元，所述闪存阵列包括至少一个闪存区块； 所述控制电路，用于根据调节后的编程配置参数，对所述目标存储单元进行编程控制。2.根据权利要求1所述的装置，其特征在于，所述编程性能参数包括编程时间和/或编程次数。3.根据权利要求1所述的装置，其特征在于，所述编程配置参数包括编程并行度、编程电压和编程加压时间中的任一或其组合。4.根据权利要求3所述的装置，其特征在于，所述调节电路，具体包括:判断电路、逻辑电路、第一编程调节电路、第二编程调节电路和第三编程调节电路； 所述判断电路的第一输入端与所述比较电路的输出端，所述判断电路的输出端与所述逻辑电路的输入端连接，所述逻辑电路的输出端分别与所述第一编程调节电路、所述第二编程调节电路和所述第三编程调节电路的输入端连接，所述第一编程调节电路、所述第二编程调节电路和所述第三编程调节电路的输出端与所述控制电路的输入端连接； 所述判断电路，用于判断所述目标存储单元的编程并行度是否小于最大编程并行度，所述目标存储单元的编程电压是否小于最大编程电压，以及所述目标存储单元的编程加压时间是否小于最长编程加压时间； 所述逻辑电路用于在所述目标存储单元的编程并行度小于最大编程并行度时，选择所述第一编程调节电路进行调节；用于在所述目标存储单元的编程电压小于最大编程电压时，选择所述第二编程调节电路进行调节；以及用于在所述目标存储单元的编程加压时间小于最长编程加压时间时，选择所述第三编程调节电路进行调节； 所述第一编程调节电路用于对所述目标存储单元的编程并行度进行调节； 所述第二编程调节电路用于对所述目标存储单元的编程电压进行调节； 所述第三编程调节电路用于对所述目标存储单元的编程加压时间进行调节。5.根据权利要求4所述的装置，其特征在于，所述数据读取电路还用于读取闪存阵列中第一存储单元的编程配置参数； 所述数据读取电路的第二输出端与所述判断电路的第二输入端连接。
【专利摘要】本发明公开了一种编程监控的装置，该装置包括：所述数据读取电路用于读取闪存阵列中第一存储单元的编程性能参数；所述比较电路用于比较所述第一存储单元的编程性能参数是否超过预设阈值；所述调节电路用于当所述第一存储单元的编程性能参数超过预设阈值时，对目标存储单元的编程配置参数进行调节，所述目标存储单元包括所述第一存储单元和所述第一存储单元所在的闪存区块中的其余存储单元，所述闪存阵列包括至少一个闪存区块；所述控制电路用于根据调节后的编程配置参数，对所述目标存储单元进行编程控制。本发明在编程效率衰退时及时调整、提高编程效率，使存储芯片保持高性能的编程能力，可多次调整编程配置参数，延长存储芯片使用寿命。
【IPC分类】G11C16/10
【公开号】CN105513636
【申请号】CN201410503536
【发明人】张建军, 胡洪, 张赛, 付永庆
【申请人】北京兆易创新科技股份有限公司
【公开日】2016年4月20日
【申请日】2014年9月26日