/L(W:沟道宽度，L:沟道长度）比优选大于晶体管103、晶体管 104、晶体管105、晶体管121、晶体管122、晶体管123、晶体管124以及晶体管125的W/L比。由 此，可以缩短V112的上升时间及下降时间。具体地说，晶体管101的W/L比优选为晶体管104 的W/L比的2倍以上且小于20倍，更优选为晶体管104的W/L比的3倍以上且小于15倍，更优选 为晶体管104的W/L比的5倍以上且小于12倍。作为另一例，晶体管105的W/L比优选小于晶体 管104的W/L比。由此，在期间C中，可以使晶体管101成为截止状态的时序变迟，因此，可以缩 短V112的下降时间。具体地说，晶体管105的W/L比优选为晶体管104的W/L比的0.3倍以上且 小于1倍，更优选为晶体管104的W/L比的0.4倍以上且0.9倍以下，更优选为晶体管104的W/L 比的0.5倍以上且0.8倍以下。作为另一例，晶体管103的W/L比优选小于晶体管104的W/L比。 由此，在期间B中，可以防止节点11的电位的过分减小。具体地说，晶体管103的W/L比优选为 晶体管104的W/L比的0.1倍以上且小于1倍，更优选为晶体管104的W/L比的0.3倍以上且0.9 倍以下，更优选为晶体管104的W/L比的0.4倍以上且0.7倍以下。
[0053]例如，晶体管122的W/L比优选大于晶体管102的W/L比。由此，可以缩短V112的下降 时间。具体地说，晶体管122的W/L比优选为晶体管102的W/L比的2倍以上且小于20倍，更优 选为晶体管102的W/L比的3倍以上且15倍以下，更优选为晶体管102的W/L比的5倍以上且小 于10倍。作为另一例，晶体管124的W/L比优选小于晶体管101的W/L比。这是因为与布线117 连接的负载通常小于与布线112连接的负载的缘故。作为另一例，晶体管125的W/L比优选小 于晶体管102的W/L比。这是因为与布线117连接的负载通常小于与布线112连接的负载的缘 故。
[0054] 例如，节点12的振幅电压优选小于节点11、布线111、布线112、布线114、布线115、 布线116以及布线117中的至少一个的振幅电压。由此，可以减少耗电量。具体地说，节点12 的振幅电压优选为布线111的振幅电压的0.3倍以上且小于1倍，更优选为布线111的振幅电 压的0.5倍以上且小于1倍，更优选为布线111的振幅电压的0.6倍以上且0.9倍以下。作为另 一例，节点11的振幅电压优选超过节点12、布线111、布线112、布线114、布线115、布线116以 及布线117中的至少一个的振幅电压。由此，因为可以增大晶体管101的栅极与源极之间的 电位差，所以可以缩短V112的上升时间及下降时间。具体地说，节点11的振幅电压优选为大 于布线111的振幅电压的1倍且2倍以下，更优选为布线111的振幅电压的1.2倍以上且1.8倍 以下，更优选为布线111的振幅电压的1.4倍以上且1.6倍以下。
[0055] 例如，晶体管102成为截止状态的时间优选长于Vlll成为H电平的时间。
[0056] 另外，在使用非晶硅的技术中，晶体管的迀移率低。再者，为了晶体管101驱动较大 负载(例如栅极线），需要增大晶体管101的沟道宽度。因此，晶体管101的沟道宽度大于布线 111的布线宽度。另一方面，构成本实施方式的电路的晶体管的迀移率高于使用非晶硅的晶 体管的迀移率。因此，可减小晶体管101的沟道宽度。
[0057] 因此，晶体管101的沟道宽度优选小于布线111的宽度的至少一个。尤其是，晶体管 101的沟道宽度优选为布线111的宽度的0.3倍以上且小于1倍，更优选为布线111的宽度的 0.4倍以上且0.9倍以下。更优选为布线111的宽度的0.5倍以上且0.8倍以下。
[0058] 接着，说明电路200的具体例子。图7A示出具有电容器201和晶体管202的电路200 的结构例子。电容器201的一方电极与布线111连接，而电容器201的另一方电极与节点12连 接。晶体管202的第一端子与布线113连接，晶体管202的第二端子与节点12连接，并且晶体 管202的栅极与节点11连接。另外，晶体管202的栅极可以与布线112或布线114连接。
[0059] 以下，参照图7B至7F说明电路200的工作的一个例子。
[0060] 在期间A及期间B中，节点11的电位可以为高电位(例如，超过V2+Vth202(Vth202是 晶体管202的阈值电压）的值）。例如，在期间A中，节点11的电位的值为Vl-VthHM，在期间B 中，节点11的电位的值为Vl+Vthl01+Va。由此，因为晶体管202成为导通状态，所以布线113 与节点12的连接建立。因此，将布线113的电位供应到节点12。因为布线113的电位为V2,所 以节点12的电位成为V2 (参照图7B )。
[0061 ]在期间C中，布线111的电位为V2。此时，因为晶体管202继续处于导通状态，所以布 线113与节点12的连接继续建立。因此，因为将布线113的电位继续供应到节点12，所以节点 12的电位继续为V2。电容器201保持此时的布线111的电位与节点12的电位差。然后，节点11 的电位成为V2。由此，因为晶体管202成为截止状态，所以布线113与节点12的连接断开。因 此，节点12成为浮动状态。但是，节点12的电位由于电容器201而维持在V2 (参照图7C)。
[0062] 在期间D中，节点11的电位继续为V2。由此，因为晶体管202继续处于截止状态，所 以布线113与节点12的连接继续断开。此时，布线111的电位成为VI。由此，节点12的电位由 于电容器201的电容耦合而上升（参照图7D)。在期间E中，节点11的电位继续为V2。由此，因 为晶体管202继续处于截止状态，所以布线113与节点12的连接继续断开。此时，布线111的 电位成为V2。由此，节点12的电位由于电容器201的电容耦合而减少(参照图7E)。
[0063] 如上所述，可以利用少数的元件构成能够控制节点12的电位的电路。
[0064]另外，如图7F所示，在图7A中示出的电路中，可以设置晶体管203。晶体管203的第 一端子与布线113连接，晶体管203的第二端子与节点12连接，并且晶体管203的栅极与布线 114连接。在期间A中，晶体管203成为导通状态，在期间B至期间E中，晶体管203成为截止状 态。因此，在期间A中，因为将布线113的电位供应到节点12,所以可以缩短期间A中的V12的 下降时间。另外，在将晶体管203的栅极连接于布线115时，在期间C中，晶体管203成为导通 状态，在期间A、期间B、期间D以及期间E中，晶体管203成为截止状态。因此，在期间C中，将布 线113的电位供应到节点12，因此可以可靠地使电容器201确保工作所需的电压。或者，在期 间C中，可以延长用来使电容器201保持电压的时间，因此，可以增大电容器201的电容值。在 电容器201的电容值大时，可以提高期间D中的节点12的电位。
[0065]在本实施方式中，例如，由于晶体管202的截止电流小，可以减少从电容器201失去 的电荷量。因此，可以抑制节点12的高电位的下降。可以抑制节点12的低电位的上升。由此， 可以使从期间A的开始时间到下一期间A的开始时间的时间变长。就是说，可以降低驱动频 率。因此，可以扩大半导体装置能够工作的驱动频率的范围。
[0066]作为本实施方式所述的电路，本发明的一个实施方式是如下结构的每一个:具有 晶体管101、晶体管103以及晶体管104的半导体装置(参照图6A)。具有晶体管101、晶体管 102以及晶体管104的半导体装置(参照图6B)。具有晶体管101、晶体管102、晶体管103以及 晶体管104的半导体装置(参照图6C及6D )。具有晶体管101、晶体管102、晶体管104以及晶体 管105的半导体装置(参照图6E)。具有晶体管101、晶体管102、晶体管103、晶体管104以及晶 体管105的半导体装置(参照图6F)。
[0067]实施方式2 在本实施方式中，说明根据本发明的一个实施方式的显示装置中的移位寄存器电路。 本实施方式的移位寄存器电路可以包括实施方式1的任何电路。另外，本实施方式的移位寄 存器电路可以应用于栅极驱动电路及/或源极驱动电路等的显示装置的驱动电路。
[0068] 图8示出具有N个电路301(表示为电路301_1至301_N)的移位寄存器电路的结构 例。作为电路301，可以使用实施方式1的任何电路。图8示出使用图IA所示的电路作为电路 301时的例子。
[0069]以下，说明图8所示的移位寄存器电路的连接。以电路301_i(i为2至N-I中的任何 一个）的连接为例进行说明。电路301_i与布线311_i、布线311_i-l、布线311_i+l、布线312 和布线313中的一方以及布线314连接。具体地说，在电路301」中，布线112与布线311」连 接，布线114与布线31 l_i-l连接，布线115与布线31 l_i + l连接，布线111与布线312和布线 313中的一方连接，布线113与布线314连接。另外，优选的是，在电路301_i中布线111与布线 312连接时，在电路301_i+l及电路301_i-l中布线111与布线313连接。另外，电路301_1与电 路301_1不同的一点在于:布线114与布线315连接。另外，电路301_N与电路301_1不同的一 点在于:布线115与虚拟电路(未图示)的输出端子、被输入复位信号的布线(未图示)或布线 315等连接。
[0070] 接着，参照图9所示的时序图说明图8所示的移位寄存器电路的工作。
[0071] 以下，以电路301_i的工作为例进行说明。首先，布线311_i_l的电位(表示为电位 V311_i-1)成为VI。结果，电路301_1进行期间A中的工作，布线311_i的电位(表示为电位 V311_i)成为V2。然后，布线312的电位(表示为电位V312)及布线313的电位(表示为电位 V313)反相。结果，电路301_1进行期间B中的工作，布线311_i的电位成为VI。然后，布线312 的电位及布线313的电位反相，布线311_i+l的电位(表示为电位V311_i+1)成为VI。结果，电 路301_1进行期间C中的工作，布线311_i的电位成为V2。然后，电路301_1直到布线311_i-l 的电位再次成为Vl为止反复依次进行期间D中的工作和期间E中的工作，布线311_i的电位 一直为V2。另外，电路301 j与电路301_1不同的一点在于：当布线315的电位(表示为电位 V315 )成为Vl时，进行期间A中的工作。
[0072] 如上所述，可以使从布线311 j的电位(表示为电位V31 Ij)到布线311_N的电位 (表示为电位V311_N)依次成为VI。
[0073] 将移位寄存器电路的输出信号供应到布线311。将时钟信号输入到布线312。将其 相位与输入到布线312的时钟信号不同的时钟信号或输入到布线312的时钟信号的反相信 号输入到布线313。将电压V2供应到布线314。将起始信号输入到布线315。
[0074] 布线311用来将移位寄存器电路的输出信号传达到像素电路或多路复用器等的电 路，布线311用作信号线或栅极线。布线312及布线313用来将时钟信号等的信号从控制器等 的外部电路传达到本实施方式的移位寄存器电路，布线312及布线313的每一个用作信号线 或时钟线。布线314用来将电压V2等的电源电压从电源电路等的外部电路供应到本实施方 式的移位寄存器电路，布线314用作电源线、负电源线或接地线。布线315用来将起始信号从 控制器等的外部电路传达到本实施方式的移位寄存器电路，布线315用作信号线。
[0075] 通过在移位寄存器设置晶体管，在图8所示的移位寄存器电路可以具有切换扫描 方向的功能。就是说，可以移位寄存器电路切换如下两种驱动方法:一是使从布线311_1到 布线311__勺电位依次成为Vl的驱动方法;二是从布线311_N到布线31 Ij的电位依次成为 Vl的驱动方法。图10示出设置有用来切换扫描方向的开关的移位寄存器电路的一个例子。 图10示出电路301_i-l至电路301_i+l的例子。图10所示的移位寄存器电路除了具有N个电 路301以外还具有N个晶体管302(晶体管302_1至晶体管302_N)、N个晶体管303(晶体管303_ 1至晶体管303_N)、N个晶体管304(晶体管304_1至晶体管304_N)以及N个晶体管305(晶体管 305_1至晶体管305_N)。例如，晶体管302_i的第一端子与布线连接，晶体管302_1的 第二端子与电路301_i的布线114连接，并且晶体管302_i的栅极与布线315连接。晶体管 303」的第一端子与布线连接，晶体管303_i的第二端子与电路301_i的布线115连 接，并且晶体管303_i的栅极与布线316连接。晶体管304_i的第一端子与布线311_i+l连接， 晶体管304_i的第二端子与电路301_i的布线114连接，并且晶体管304_i的栅极与布线316 连接。晶体管305_i的第一端子与布线311_i+l连接，晶体管305_i的第二端子与电路301_i 的布线115连接，并且晶体管305_i的栅极与布线315连接。
[0076] 以下，说明图10所示的移位寄存器电路的工作的一个例子。在进行从布线311_1到 布线311__勺电位依次成为Vl的驱动方法时，优选的是，将H电平信号输入到布线315,并且 将L电平信号输入到布线316。因此，晶体管302_i成为导通状态，晶体管303_i成为截止状 态，晶体管304_i成为截止状态，并且晶体管305_i成为导通状态。因此，将从布线31 l_i输出 的信号供应到电路301_i+l的布线114和电路301_i-l的布线115。另一方面，在进行从布线 311_N到布线311 j的电位依次成为Vl的驱动方法时，优选的是，将L电平信号输入到布线 315,并且将H电平信号输入到布线316。因此，晶体管302_i成为截止状态，晶体管303_i成为