存储器件及其操作方法
【专利摘要】一种存储器件可以包括：单元阵列，包括多个存储单元和耦接至多个存储单元的位线；感测放大器，适用于放大第一线与第二线之间的电压差；以及分离单元，适用于将位线与第一线电耦接，以及在感测放大器的操作的初始时段期间将位线与第一线电分离。
【专利说明】存储器件及其操作方法
[0001]相关申请的交叉引用
[0002]本申请要求2015年4月6日提交的申请号为10-2015-0048212的韩国专利申请的优先权，其通过引用整体合并于此。
技术领域
[0003]本发明的示例性实施例涉及一种存储器件。
【背景技术】
[0004]诸如DRAM的存储器件具有很多存储单元，并且随着集成度增加，存储单元的数量也增加。这种存储单元有规律地布置以形成存储单元阵列。
[0005]存储器件的结构可以被分类为折叠式位线结构和开放式位线结构，且这些结构具有以下不同。
[0006]位线感测放大器放大驱动位线(数据通过所述驱动位线来驱动)与参考位线(用作参考)之间的电压差。在折叠式位线结构中，驱动位线与参考位线布置在基本上同一单元阵列中。在折叠式位线结构中，由于驱动位线与参考位线布置在同一单元阵列中，因此在驱动位线和参考位线二者上反映出相同的噪音，且这些噪声彼此抵消。通过这种抵消，折叠式位线结构对噪声鲁棒。在开放式位线结构中，驱动位线和参考位线在不同的单元阵列中。因此，由于在驱动位线与参考位线中产生的噪声可能不同，因此与折叠式位线结构相比，开放式位线结构易受噪声的干扰。
[0007]然而，与折叠式位线结构相比，开放式位线结构在其利用多少面积方面有优势。在折叠式位线结构中，单位存储单元的面积可以被设计为8F2，而在开放式位线结构中，单位存储单元的面积可以被设计为6F2。单位存储单元的面积是决定存储器件的大小(面积)的最重要的因素。在假设具有恒定的数据储存容量的情况下，具有开放式位线结构的存储器件可以被设计为比具有折叠式位线结构的存储器件小。由于存储器件的大小(面积)是制造成本的最大原因，因此大多数存储器件被设计为使用开放式位线结构。
[0008]图1是具有开放式位线结构的传统存储器件的配置图。
[0009]参照图1，存储器件包括第一单元阵列111至第三单元阵列113、第一感测放大器阵列121、第二感测放大器阵列122和字线驱动器131至136。
[0010]第一单元阵列111至第三单元阵列113中的每个包括多个字线WL和多个位线BL，并且包括在字线WL与位线BL之间的交叉点处的存储单元。字线驱动器131至136驱动第一单元阵列111至第三单元阵列113的字线WL。
[0011]第一感测放大器阵列121包括多个感测放大器S/A。每个感测放大器S/A放大第一单元阵列111的每个位线BL与第二单元阵列112的每个位线BL之间的电压差。当第一单元阵列111的位线BL是驱动位线时，第二单元阵列112的位线BL是参考位线。当第二单元阵列112的位线BL是驱动位线时，第一单元阵列111的位线BL是参考位线。
[0012]第二感测放大器阵列122包括多个感测放大器S/A，其中，每个感测放大器S/A放大第二单元阵列112的每个位线BL与第三单元阵列113的每个位线BL之间的电压差。当第二单元阵列112的位线BL是驱动位线时，第三单元阵列113的位线BL是参考位线。当第三单元阵列113的位线BL是驱动位线时，第二单元阵列112的位线BL是参考位线。
[0013]因为第一单元阵列111中的未耦接至第一感测放大器阵列121的位线BL以及第三单元阵列113中的未耦接至第二感测放大器阵列122的位线BL未被第一感测放大器阵列121和第二感测放大器阵列122的感测放大器S/A放大，所以不使用它们。即使当额外的感测放大器阵列设置在第一单元阵列111的上端以及第三单元阵列113的下端以耦接至第一单元阵列111和第三单元阵列113的未耦接位线BL时，由于不存在用于未耦接位线BL的参考位线，因此仍不可以使用这些未耦接位线。
【发明内容】
[0014]各种实施例针对一种不浪费单元阵列的开放式位线结构的存储器件及其操作方法。
[0015]在一个实施例中，一种存储器件可以包括:单元阵列，包括多个存储单元和耦接至多个存储单元的位线;感测放大器，适用于放大第一线与第二线之间的电压差；以及分离单元，适用于将位线与第一线电耦接，以及在感测放大器的操作的初始时段期间将位线与第一线电分离。
[0016]分离单元可以响应于分离信号的激活而将位线与第一线电分离，以及分离信号可以在从多个存储单元中选择的存储单元与位线之间的电荷共享已完成时被激活，以及可以在从感测放大器的激活时间开始经过了预定时间之后被去激活。
[0017]存储器件还可以包括预充电单元，所述预充电单元适用于对第一线和第二线预充电。存储器件还可以包括数据输入/输出单元，所述数据输入/输出单元适用于控制第一线和第二线与数据总线之间的电耦接。
[0018]位线可以沿第一方向形成，单元阵列可以位于感测放大器的基于第一方向的一侧处，并且在感测放大器的基于第一方向的另一侧处可以不存在单元阵列。
[0019]在另一个实施例中，一种存储器件的操作方法可以包括:激活字线;执行对应于字线的存储单元与位线之间的电荷共享，且第一线电耦接至所述位线;在电荷共享之后将位线与第一线电分离；以及在电分离之后放大第一线与第二线之间的电压差。
[0020]在存储器件的操作方法中，放大步骤可以包括:在预定时间之后将位线与第一线电耦接;在将位线与第一线电耦接之后去激活字线;在去激活字线之后结束放大；以及在结束放大之后对第一线和第二线预充电。
[0021]在另一个示例中，一种存储器件可以包括:第一感测放大器阵列至第N感测放大器阵列(N是大于或等于3的整数)；以及第一单元阵列至第N-1单元阵列，位于第一感测放大器阵列至第N感测放大器阵列之间，其中，第K单元阵列位于第K感测放大器阵列(K是大于或等于I且小于或等于N-1的整数)的下端，其中，第N-1单元阵列包括多个存储单元和耦接至多个存储单元的第一位线，以及其中，第N感测放大器阵列包括:第一感测放大器，适用于放大第一线与第二线之间的电压差；以及第一分离单元，适用于将第一位线与第一线电耦接，以及在第一感测放大器的操作的初始时段期间将第一位线与第一线电分离。
[0022]在另一个实施例中，一种存储器件可以包括:第一单元阵列，包括多个存储单元和耦接至多个存储单元的第二位线;感测放大器，适用于放大第一线与第二线之间的电压差，其中，位线和第一线耦接；以及分离单元，适用于在存储单元与位线之间的电荷共享完成时将位线与第一线电分离。
[0023]分离单元可以在放大电压差之后恢复位线与第一线之间的电耦接。
[0024]感测放大器可以设置在多个存储单元的最上端和最下端中的一种或更多种处。
[0025]多个存储单元可以包括多个单元阵列。
[0026]根据本发明的实施例，当使用开放式位线结构时，可以使用布置在边缘处的单元阵列的所有位线。
【附图说明】
[0027]图1是具有开放式位线结构的传统存储器件的配置图。
[0028]图2是根据本发明的实施例的存储器件的配置图。
[0029]图3是图示图2的第一感测放大器阵列中的感测放大器及与其相关的配置的实施例的示图。
[0030]图4是图示图2的第三感测放大器阵列中的感测放大器及与其相关的配置的实施例的示图。
[0031]图5是图示图3的第一感测放大器阵列的操作的示图。
【具体实施方式】
[0032]以下将参照附图来更详细地描述各种实施例。然而，本发明可以以不同的形式来实施，并且不应当被解释为局限于本文中所阐述的实施例。更确切地说，这些实施例被提供使得本公开将是彻底和完整的，并且将把本发明的范围充分地传达给本领域技术人员。贯穿本公开，相同的附图标记在贯穿本发明的各种附图和实施例中指代相同的部分。
[0033]图2是根据本发明的实施例的存储器件的配置图。
[0034]参照图2，存储器件可以包括第一单元阵列211、第二单元阵列212、第一感测放大器阵列221至第三感测放大器阵列223和字线驱动器231至234。
[0035]第一单元阵列211可以包括多个字线WLOO至WL03和多个位线BLOO至BL05。此外，第一单元阵列211可以包括位于字线WLOO至WL03与位线BLOO至BL05之间的交点处的存储单元。字线驱动器231和232可以驱动字线WLOO至WL03。
[0036]第二单元阵列212可以包括多个字线WLlO至WL13和多个位线BLlO至BL15。此外，第二单元阵列212可以包括位于字线WLlO至WL13与位线BLlO至BL15之间的交点处的存储单元。字线驱动器233和234可以驱动字线WLlO至WL13。
[0037]第二感测放大器阵列222可以包括感测放大器S/A3至S/A5。感测放大器S/A3至S/△5可以放大耦接到感测放大器3/^3至3/^5的位线乩00、81^2、81^4、81^11、81^13和115的数据。当数据从第一单元阵列211输出时，位线BL00、BL02和BL04可以是驱动位线，而位线81^11、81^13和此15可以是参考位线。当数据从第二单元阵列212输出时，位线此11、81^13和BL15可以是驱动位线，而位线BL00、BL02和BL04可以是参考位线。第二感测放大器阵列222可以与传统感测放大器阵列121和122相同。
[0038]第一感测放大器阵列221可以包括感测放大器S/A0至S/A2。感测放大器S/A0至S/A2可以放大耦接到感测放大器S/AO至S/A2的位线BL01、BL03和BL05的数据。第一感测放大器阵列221可以在没有参考位线的情况下操作。即，当数据从位线BLOl、BL03和BL05输出时，第一感测放大器阵列221可以甚至在没有参考位线的情况下感测并放大位线BLOl、BL03和BL05的数据。由于第一感测放大器阵列221可以甚至在没有参考位线的情况下感测并放大位线BL0UBL03和BL05的数据，因此不需要为了第一感测放大器阵列221的参考位线而设置额外的单元阵列，并且由于第一感测放大器阵列221不具有参考位线，因此可以充分地使用第一单元阵列211中的一半的字线，这与图1中的浪费未耦接位线BL不同。
[0039]第三感测放大器阵列223可以包括感测放大器S/A6至S/A8。感测放大器S/A6至S/A8可以放大耦接到感测放大器S/A6至S/A8的位线BL10、BL12和BL14的数据。第三感测放大器阵列223可以在没有参考位线的情况下操作。即，当数据从位线BL10、BL12和BL14输出时，第三感测放大器阵列223可以甚至在没有参考位线的情况下感测并放大位线BL10、BL12和BL14的数据。由于第三感测放大器阵列223可以甚至在没有参考位线的情况下感测并放大位线BL10、BL12和BL14的数据，因此不需要为了第三感测放大器阵列223的参考位线而设置额外的单元阵列，并且由于第三感测放大器阵列223不具有参考位线，因此一半的字线不会被浪费，这与图1中的浪费未耦接位线BL不同。
[0040]图2图示了单元阵列211和212中的每个包括四个字线和六个位线的示例。然而，这仅仅是出于说明的目的，而单元阵列211和212中的每个可以包括数百个字线和数百个位线。此外，虽然图2图示了存储器件包括两个单元阵列211和212和三个感测放大器阵列221至223的示例，但是存储器件可以包括N(N是大于或等于3的整数)个感测放大器阵列和N-1个单元阵列。在这种情况下，在N个感测放大器阵列之中，分别与第一感测放大器阵列221和第三感测放大器阵列223类似的是，最上感测放大器阵列和最下感测放大器阵列可以在没有参考位线的情况下操作。
[0041]图3是图示图2的第一感测放大器阵列221中的感测放大器S/A0以及与该感测放大器S/A0相关的配置的实施例的示图。
[0042]参照图3，第一感测放大器阵列221可以包括感测放大器S/A0、分离单元310、预充电单元320和数据输入/输出单元330。
[0043]感测放大器S/A0可以放大线A与线B之间的电压差。感测放大器S/A0可以由信号RTOO和SBO来激活/去激活。当信号RTOO和SBO具有预充电电压VBLP的电平时，感测放大器S/AO可以被去激活。当信号RTOO具有高电平而信号SBO具有低电平时，感测放大器S/A0可以被激活以放大线A与线B之间的电压差。
[0044]预充电单元320可以响应于位线预充电信号BLEQO而将线A与线B预充电至基本上相同的电压电平(即，预充电电压VBLP)。
[0045]在选择信号Y1的激活时间处，数据输入/输出单元330可以将线A和线B的数据传送至数据总线S10和S1BO，以及可以将数据总线S10和S1BO的数据传送至线A和线B。
[0046]响应于分离信号IS00，分离单元310可以将线B与线BLOl电连接，以及将线B与线BLOl电分离。详细地，分离单元310可以在感测放大器S/A0的操作的初始时段期间将线B与线BLOl电分离，以及可以在其他时段期间将线B与线BLOl电连接。分离单元310可以允许线A与线B在感测放大器S/A0的操作的初始时段期间具有基本上相同的负载，使得感测放大器S/A0可以甚至在没有参考字线的情况下操作，这将参照图5来更详细地描述。
[0047]图4是图示图2的第三感测放大器阵列223中的感测放大器S/A6以及与该感测放大器S/A6相关的配置的实施例的示图。
[0048]参照图4，第三感测放大器阵列223可以包括感测放大器S/A6、分离单元410、预充电单元420和数据输入/输出单元430。
[0049]感测放大器S/A6可以放大线C与线D之间的电压差。感测放大器S/A6可以由信号RTOl和SBl来激活/去激活。当信号RTOl和SBl具有预充电电压VBLP的电平时，感测放大器S/A6可以被去激活。当信号RTOl具有高电平而信号SBl具有低电平时，感测放大器S/A6可以被激活以放大线C与线D之间的电压差。
[0050]预充电单元420可以响应于位线预充电信号BLEQl来将线C和线D预充电至基本上相同的电压电平(即，预充电电压VBLP的电平)。
[0051]在选择信号YIl的激活时间处，数据输入/输出单元430可以将线C和线D的数据传送至数据总线S1l和S1Bl，以及可以将数据总线S1l和S1Bl的数据传送至线C和线D。
[0052]响应于分离信号ISOl，分离单元410可以将线C与线BLlO电连接，以及将线C与线BLlO电分离。详细地，分离单元410可以在感测放大器S/A6的操作的初始时段期间将线C与线BLlO电分离，以及可以在其他时段期间将线C与线BLlO电连接。分离单元410可以允许线C和线D在感测放大器S/A6的操作的初始时段期间具有基本上相同的负载，使得感测放大器S/A6可以甚至在没有参考位线的情况下操作，这将参照图5来更详细地描述。
[0053]除分离单元310或410以外，图2的第二感测放大器阵列222可以与参照图3和图4描述的第一感测放大器阵列221和第三感测放大器阵列223相同。两个位线可以耦接到第二感测放大器阵列222的感测放大器S/A3至S/A5中的每个，从而可以不给第二感测放大器阵列222设置分离单元310或410。
[0054]图5是图示图3的第一感测放大器阵列221的操作(其可以与图4的第三感测放大器阵列223的操作基本上相同)的示图。
[0055]参照图5，在时间点501之前，位线预充电信号BLEQO可以保持被激活为“高”。因此，线A和线B可以被预充电单元320预充电为与预充电电压VBLP的电平基本上相同的电平。
[0056]在时间点501处，位线预充电信号BLEQO可以被去激活为“低”，而字线WLOO至WL03可以被激活为“高”。因此，对应于激活字线WL的存储单元和位线BLOl可以经历电荷共享。在这种情况下，由于位线BLOl与线B保持电连接，因此存储单元和线B也可以经历电荷共享。图5示出了线B的电压电平高于线A的电压电平。
[0057]在电荷共享完成后的时间点503处，分离信号ISOO可以被激活为“低”。因此，位线BLOl与线B可以电分离。当位线BLOl与线B电分离时，线A与线B的负载可以基本上相等。当线A与线B的负载基本相等时，感测放大器S/A0可以被激活。图5示出了由对感测放大器S/A0的激活而放大的线A与线B之间的电压差。在相关技术中，需要参考位线以用于感测放大器的操作，因为有必要使由感测放大器放大的线的负载基本相等。然而，在本发明的实施例中，线B与位线BLOI电分离，从而线A和线B的负载被调节为基本相等，然后由感测放大器S/A0执行放大操作，使得可以甚至在没有参考位线的情况下执行精确的放大操作。
[0058]在线A与线B之间的电压差被感测放大器S/A0充分放大的时间点505处，S卩，在感测放大器S/A0的初始操作之后，分离信号ISOO可以被去激活为“高”。因此，位线BLOl与线B可以电连接。因此，感测放大器S/A0的放大结果可以被再次传送至存储单元。
[0059]在时间点507处，字线WL可以被去激活为“低”。然后，在字线WL被去激活之后的时间点509处，感测放大器S/A0可以被去激活而位线预充电信号BLEQO可以被激活为“高”，以及线A、线B和位线BLOl可以被预充电至预充电电压VBLP的电平。
[0060]在时间点505至507期间线A与线B之间的电压差被感测放大器S/A0充分放大且字线WL被去激活之前，还可以在线A和线B与数据总线S10和S1BO之间执行数据交换。在读取操作中，数据可以从线A和线B被传送至数据总线S10和S10B0，以及在写入操作中，数据可以从数据总线S10和S1BO被传送至线A和线B。
[0061]除位线与感测放大器总是电连接以外，第三感测放大器阵列223可以类似于图5中所示的那样来操作，以及第二感测放大器阵列222也可以类似于图5中所示的那样来操作。
[0062]虽然已经出于说明的目的描述了各种实施例，但是对于本领域技术人员将明显的是，在不脱离如所附权利要求中限定的本发明的精神和范围的情况下，可以做出各种改变和修改。
【主权项】
1.一种存储器件，包括: 单元阵列，包括多个存储单元和耦接至所述多个存储单元的位线； 感测放大器，适用于放大第一线与第二线之间的电压差；以及 分离单元，适用于将位线与第一线电耦接，以及在感测放大器的操作的初始时段期间将位线与第一线电分离。2.如权利要求1所述的存储器件， 其中，分离单元响应于分离信号的激活而将位线与第一线电分离，以及其中，分离信号在存储单元与位线之间的电荷共享已完成时被激活，以及在从感测放大器的激活开始经过了预定时间之后被去激活。3.如权利要求1所述的存储器件，还包括预充电单元，所述预充电单元适用于对第一线和第二线预充电。4.如权利要求3所述的存储器件，还包括数据输入/输出单元，所述数据输入/输出单元适用于控制第一线和第二线与数据总线之间的电耦接。5.如权利要求1所述的存储器件，其中，位线沿第一方向形成，单元阵列位于感测放大器的基于第一方向的一侧处，而在感测放大器的基于第一方向的另一侧处不存在单元阵列。6.一种存储器件的操作方法，包括: 激活字线； 执行对应于所述字线的存储单元与位线之间的电荷共享，且第一线电耦接至所述位线； 在电荷共享之后将所述位线与第一线电分离；以及 在电分离之后放大第一线与第二线之间的电压差。7.如权利要求6所述的存储器件的操作方法，其中，放大的步骤包括: 在预定时间之后再次将所述位线与第一线电耦接； 在将所述位线与第一线再次电耦接之后去激活所述字线； 在去激活所述字线之后结束放大；以及 在结束放大之后对第一线和第二线预充电。8.一种存储器件，包括: 第一感测放大器阵列至第N感测放大器阵列，N是大于或等于3的整数；以及第一单元阵列至第N-1单元阵列，位于第一感测放大器阵列至第N感测放大器阵列之间，其中，第K单元阵列位于第K感测放大器阵列的下端，K是大于或等于I且小于或等于N-1的整数， 其中，所述第N-1单元阵列包括多个存储单元和耦接至所述多个存储单元的第一位线，以及 其中，所述第N感测放大器阵列包括: 第一感测放大器，适用于放大第一线与第二线之间的电压差；以及第一分离单元，适用于将第一位线与第一线电耦接，以及在第一感测放大器的操作的初始时段期间将第一位线与第一线电分离。9.如权利要求8所述的存储器件， 其中，第一单元阵列包括多个存储单元和耦接至所述多个存储单元的第二位线，以及 其中，第一感测放大器阵列包括: 第二感测放大器，适用于放大第三线与第四线之间的电压差；以及第二分离单元，适用于将第二位线与第三线电耦接，以及在第二感测放大器的操作的初始时段期间将第二位线与第三线电分离。10.如权利要求9所述的存储器件， 其中，第一分离单元响应于第一分离信号的激活而将第一位线与第一线电分离， 其中，第二分离单元响应于第二分离信号的激活而将第二位线与第三线电分离， 其中，第一分离信号在从所述第N-1单元阵列的所述多个存储单元中选择的存储单元与第一位线之间的电荷共享已完成时被激活，以及在从第一感测放大器的激活开始经过了预定时间之后被去激活，以及 其中，第二分离信号在从第一单元阵列的所述多个存储单元中选择的存储单元与第二位线之间的电荷共享已完成时被激活，以及在从第二感测放大器的激活开始经过了预定时间之后被去激活。11.如权利要求9所述的存储器件， 其中，所述第N感测放大器阵列还包括第一预充电单元，所述第一预充电单元适用于对第一线和第二线预充电，以及 其中，第一感测放大器阵列还包括第二预充电单元，所述第二预充电单元适用于对第三线和第四线预充电。12.如权利要求11所述的存储器件， 其中，所述第N感测放大器阵列还包括第一数据输入/输出单元，所述第一数据输入/输出单元适用于控制第一线和第二线与第一数据总线之间的电耦接，以及 其中，第一感测放大器阵列还包括第二数据输入/输出单元，所述第二数据输入/输出单元适用于控制第三线和第四线与第二数据总线之间的电耦接。
【文档编号】G11C7/18GK106057228SQ201610161945
【公开日】2016年10月26日
【申请日】2016年3月21日 公开号201610161945.0, CN 106057228 A, CN 106057228A, CN 201610161945, CN-A-106057228, CN106057228 A, CN106057228A, CN201610161945, CN201610161945.0
【发明人】元炯植
【申请人】爱思开海力士有限公司