专利名称：半导体器件及其制造方法
技术领域：
本发明涉及一种半导体器件例如DRAM(动态随机存取存储器)以及其制造方法。更具体地说本发明涉及一个半导体器件以及其制造方法，在其中防止出现由于在依靠切克劳斯基(Cz)方法获得的硅基片表面存在的凹陷缺点造成的元件隔离耐电压的降低。
图1是一个传统的动态随机存取存储器的结构的平面图，图2是沿着图1的B-B线观看的一个截面视图，图3是沿着图1的C-C线观看的一个截面的视图。这些图显示了一个高集成的动态随机存取存储器储存单元的一个状态，在其中为字线的栅电极已经被形成。一个P型硅基片1有一个具有(100)取向和5欧姆/厘米量级的电阻系数。此外，基片1是具有沿着<110>方向的定向平面的硅晶片。依靠LOCOS(局部氧化硅)方法在P型硅基片的主表面上形成硅氧化物薄膜构成的一元件隔离绝缘薄膜2，并且由该元件隔离绝缘薄膜2定义一个T形状的器件区3。此外，器件区3的侧边方向是水平或者垂直于该取向平面并且与硅基片1的主表面的<110>结晶取向一致。作为有源区的器件区3每个是一个T形状并且被安排成有系统地横过P型硅基片的主表面。
每个作为储存单元的字线作用的多个栅电极5被彼此平行地形成在基片1的表面上，一薄的栅氧化物薄膜4介于二者间。此外，利用栅电极5和其上的作为栅图案掩膜的抗蚀层11通过离子注入N型杂质，在基片表面上器件区3中形成一N型扩散层7。
然后，将给出动态随机存取存储器的制造方法的描述，尤其是依靠LOCOS方法形成元件隔离绝缘薄膜的步骤。图4A到4H是截面的视图，是以连续的步骤显示在传统的动态随机存取存储器制造方法中用于形成LOCOS氧化物薄膜的一种方法。如图4B所示，在图4A所示的硅基片1的表面上形成10nm(纳米)厚度的一热氧化物薄膜12，并且如图4C所示，一硅氮化物薄膜13被淀积在该热氧化物薄膜12上并具有120nm的厚度。
其后如图4D所示，依靠平板印刷术技术对硅氮化物薄膜13制图以致产生一个场图案。
然后，如图4E所示，该基片的表面被热氧化，例如，在980℃下热氧化，以便形成一个场氧化物薄膜2到例如400纳米的厚度。
如图4F所示，在热氧化之后，除去硅氮化物薄膜13并且更进一步除去硅氮化物薄膜13之下的硅氧化物薄膜12。
其后，如图4G所示，硼离子6被注入整个晶片表面以在1×1012/平方厘米和1000keV(千电子伏特)加速能量的情况之下形成一个沟道阻挡层14。
在离子注入之后，如图4H所示，利用场氧化物薄膜2作为掩膜完成N型杂质16的离子注入以在器件区中形成N型杂质的一个扩散层7。
包括依靠LOCOS方法形成场氧化物薄膜、栅电极(字线)的形成和扩散层的形成的一系列步骤被重复并且最后完成一个动态随机存取存储器。
半导体器件已经逐渐地被小型化和高集成以致增加从一个晶片获得的芯片的制造生产量。在动态随机存取存储器的情况中，在最小的线宽、用于隔离的最小的元件隔离宽度(依靠LOCOS方法形成的为了将器件彼此隔离的场氧化物薄膜的宽度)和栅长度都为0.5微米的设计规则之下，16兆位动态随机存取存储器已经被制造出来。然而，当在与16兆位DRAM的尺寸一样的尺寸之下制造64兆位DRAM时，每一芯片面积变成四倍所以从一个晶片获得的芯片的数量将减少到四分之一。由于这个原因，64兆位DRAM采用都在0.35微米的最小的线宽、最小的元件隔离宽度和栅长度的设计规则，以致将一个芯片面积限制到16兆位DRAM芯片面积的1.5倍，并且利用很大的余量防止生产量减少。
以这样的一种方式，当在平面中尺寸是较小时，在高度方向也同样出现减少尺寸的必要性。因此，对于16兆位DRAM场氧化物薄膜的厚度是400nm，但是对于64兆位DRAM该厚度被减少到300nm，而且栅氧化物薄膜的厚度也被从15nm减少到11nm。
然而，在这样高集成的半导体器件中，对于传统的16兆位DRAM不是问题的元件隔离耐电压和栅耐电压被恶化，因为缺陷芯片数量增加以致出现问题。
本发明的目的是提供一种半导体器件以及它的制造方法，在其中可以防止元件隔离耐电压降低和生产量减少，可以改进高集成半导体器件。
根据本发明的半导体器件是如此构成的，即，使基片的表面在等于或比1050℃更高的一个温度下受到氧化处理，以形成具有厚度等于或者比1500nm更厚的一氧化物薄膜，其后除去该氧化物薄膜，从而将在基片的表面存在的凹陷的密度减少到等于或小于氧化处置前凹陷的密度一个值。
根据本发明的另一半导体器件是如此构成的，即，使基片的表面在等于或比7.5纳米/分钟更高的氧化速度下经受氧化处理，以形成具有厚度等于或者比1500nm更厚的一氧化物薄膜，其后除去该氧化物薄膜，从而将在基片的表面存在的凹陷的密度减少到等于或小于氧化处置前凹陷的密度另一值。
根据本发明的另一半导体器件是如此构成的，即，使基片的表面在等于或比1050℃更高的一温度下受到氧化处理，以形成具有厚度等于或者比1500nm更厚的一氧化物薄膜，其后除去该氧化物薄膜，从而将在基片的表面存在的凹陷的深度减少到等于或小于50纳米的一值。
根据本发明的另一半导体器件是如此构成的，即，使基片的表面受到氧化处理，以形成一氧化物薄膜，其后除去该氧化物薄膜，从而将在基片的表面存在的凹陷的深度减少到等于或小于50纳米的一值。
此外，吸杂薄膜例如多晶硅薄膜可以被形成在半导体基片的背面。
根据本发明的半导体器件的制造方法包含步骤在等于或者比1050℃更高的一个温度下氧化基片的表面以形成氧化物薄膜，其中每个薄膜的厚度等于或者大于1500nm的氧化物薄膜；其后，完成基片表面的元件隔离。
根据本发明的半导体器件的另一制造方法包含步骤在等于或者比7.5纳米/分钟的一氧化速度下氧化基片的表面以形成氧化物薄膜，其中每个薄膜的厚度等于或者大于1500nm；其后完成基片表面上的元件隔离。
在半导体器件有一吸杂薄膜的情况中，这样的一种器件可以依靠包含如下步骤的一种方法制造在形成氧化物薄膜的步骤之后，通过蚀刻仅仅除去形成在该基片的背面的一氧化物薄膜；在该基片的两表面上淀积多晶硅薄膜；蚀刻该基片以致除去形成在该基片的表面上的多晶硅薄膜和氧化物薄膜，同时至少该基片的表面上的一部分氧化物薄膜被保留；以及更进一步使用蚀刻液体蚀刻该基片，用该蚀刻液体基本上不会蚀刻硅，以致除去在基片的表面上的保存的氧化物薄膜。
在此处基本上不会发生蚀刻硅的蚀刻液体是氟氢酸。
在本发明中，形成1500nm或者更厚的一氧化物薄膜并且其后，在基片的背面上淀积一多晶硅薄膜作为一吸杂薄膜，在其中仅仅在基片的背面上的氧化物薄膜被除去之后，在该基片的两个表面上淀积多晶硅薄膜，以及其后，通过处理步骤中的任何一个除去在基片的表面上的多晶硅薄膜，这些步骤有例如干蚀刻、CMP、抛光，以及使用硝酸和氟氢酸混合液体的湿蚀刻，在其中形成在基片表面上多晶硅薄膜之下的氧化物薄膜和在该表面上的该多晶硅薄膜被除去，同时至少在该基片表面上的一部分氧化物薄膜被保留。对于这样的一种方法，在抛光或者使用氟氢酸和硝酸的混合溶液等等类似溶液的湿蚀刻以便除去多晶硅薄膜之后，基片的表面的整平的凹陷可以被除去而且在晶片的主体中的空隙可以被防止出现在基片的表面，以至于不会增加晶体原生粒子，否则晶体原生粒子的增加将被观察到。紧跟着多晶硅薄膜的除去，通过利用基本上不会发生蚀刻硅基片的氟氢酸等等化学制品构成的蚀刻液体，湿蚀刻掉保留的氧化物薄膜。从而，在减少晶体原生粒子的情况下可以制造出具有十分地高的吸杂能力的半导体器件。
根据本发明的半导体器件的另一制造方法包含步骤在从1000到1300℃的温度范围内进行基片的氢处理；其后，完成基片表面的元件隔离。
在半导体器件有一吸杂薄膜的情况中，这样的一种器件可以依靠包含如下步骤的一种方法制造在氢处理之后，在基片的两个表面上形成氧化物薄膜；在该基片的两表面上淀积多晶硅薄膜；蚀刻一基片以致除去形成在基片的表面上的多晶硅薄膜和氧化物薄膜，同时至少在基片的表面上的一部分氧化物薄膜被保留；以及更进一步使用一种基本上不会蚀刻硅的蚀刻液体蚀刻基片，以致除去在基片的表面上保存的氧化物薄膜。
根据本发明的半导体器件的另一制造方法包含步骤在基片的一个表面上形成一硅氧化物薄膜或者在该基片的两个表面上形成硅氧化物薄膜，并且先于完成基片表面的元件隔离的步骤，在从1000以1200℃的一个温度范围给该基片一个氮处理。
在半导体器件有一吸杂薄膜的情况中，这样的一种器件可以依靠包含如下步骤的一种方法制造在氮处理步骤之后，仅仅蚀刻掉在基片的背表面上形成的硅氧化物薄膜；在该基片的两表面上淀积多晶硅薄膜；蚀刻该基片以致除去形成在该基片的表面上的多晶硅薄膜和氧化物薄膜，同时至少该基片的表面上的一部分氧化物薄膜被保留；以及更进一步使用蚀刻液体蚀刻该基片，用该蚀刻液体基本上不会蚀刻硅，以致除去在基片的表面上的保存的氧化物薄膜。在这样的方法中，即使用氢或者氮处理代替氧化处理，也可以减少晶体原生粒子，而且例如多晶硅薄膜的一个吸杂薄膜也可以被形成在基片的背面。
图1是显示一个高集成的动态随机存取存储器的电极和扩散层的排列的一个平面视图；图2是沿着图1的B-B线的一个截面视图；图3是沿着图1的C-C线的一个截面视图；图4A到4H是按顺序显示在传统的动态随机存取存储器制造方法中的形成LOCOS氧化物薄膜的步骤的截面视图；图5A到5F是连续的步骤的截面视图，其示出根据本发明的第一实施例的半导体器件的制造方法；图6A到6F是用于举例说明由晶体原生粒子造成的元件隔离耐电压降低的一个原因的截面视图；图7A到7D是显示直到在LOCOS氧化物薄膜中形成一薄的部分为止的一系列操作的截面的视图；图8A和8B显示了当一个晶体原生粒子尖锐边角存在在栅区时，直到在栅氧化物薄膜中形成一薄的部分为止的一系列操作结果的截面视图；图9A和9B显示了当一个晶体原生粒子圆形边角存在在栅区时，在栅区中形成的栅氧化物薄膜的厚度不发生变化的一系列操作结果的截面视图；图10是显示在氧化物薄膜的厚度和晶体原生粒子之间相互关系上氧化温度的影响的一曲线图；图11是显示在氧化温度和晶体原生粒子之间相互关系的一个曲线图；图12是显示在氧化速度和晶体原生粒子之间相互关系的一个曲线图；图13是显示硅氧化膜的厚度和晶体原生粒子的深度之间相互关系的一个曲线图；图14A和14B是概要的显示氧化物薄膜的厚度和晶体原生粒子的深度之间相互关系的截面视图；图15A到15F是连续步骤的截面视图，其示出根据本发明的第二实施例的半导体器件的制造方法；图16A和16B是显示一个半导体器件制造方法的截面视图，该半导体器件使用在它的背面已经淀积多晶硅的一个硅基片，在其上一个晶体原生粒子被平整；图17是一个直方图，其显示第二实施例与其他实施例相比的效果。
下面将参照附图详细的描述本发明的实施例。图5A到5F是连续的步骤的截面视图，其示出根据本发明的第一实施例的半导体器件的制造方法。如图5A所示，当必需先于形成LOCOS氧化物薄膜的步骤在硅基片21的表面上形成一氧化物薄膜20时，氧化物薄膜20的厚度等于或大于1500nm。氧化物薄膜20是在等于或者高于1050℃的一氧化温度，或者在等于或者高于7.5纳米/分钟的一氧化速度下形成的。
在氧化物薄膜20被除去之后，方法进入到形成LOCOS氧化物薄膜的步骤。在LOCOS薄膜的步骤中，如图5B所示，类似于传统的情况，例如在基片1上形成厚度10nm的一个薄的热氧化物薄膜22，其后如图5C所示，形成厚度为12nm的一硅氮化物薄膜23。然后，如图5D所示，硅氮化物薄膜23被形成图形以形成一硅氮化物薄膜23的场图案。
如图5E所示，例如基片的表面在980℃的温度下被加热氧化，以致生长厚度400nm的一场氧化物薄膜28。其后，如图5F所示，除去硅氮化物23和薄的氧化物薄膜22。
类似于传统的情况，以这样的一种方式形成的场氧化物薄膜28被用作一元件隔离绝缘薄膜以定义器件区，并且在器件区中用例如光刻和离子注入方法制造各个储存元件。在用这种方式制造的储存元件中，由场氧化物薄膜28造成的元件隔离耐电压是非常高的。
原因将解释如下本发明者通过各种的实验已经进行了研究，以调查通常已经历的因为伴随元件的小型化的低级别的元件隔离耐电压或栅耐电压造成的有缺陷的芯片数量增加的原因。结果，本发明者已经发现，当在硅基片的体积内的由结晶缺陷造成的一个空穴(在每个侧边是400±200nm长的形状)被暴露在基片的表面时，该空穴被变换成一个COP(晶体原生粒子其是由在基片结晶生长的时候产生的结晶缺陷造成的一个基片凹陷)，并且当由结晶缺陷造成的元件隔离氧化物薄膜(LOCOS氧化物薄膜)的一个凹进处存在在元件隔离区中时，产生具有低元件隔离耐电压的一个芯片，它是降低元件隔离耐电压的一个原因。此外，本发明者已经发现当一个相似的凹进处直接的产生在栅电极下面时，它是栅耐电压缺陷的一个原因。
这个结晶缺陷存在在依靠切克劳斯基(Cz)方法产生的硅基片的主体中，而且如果结晶缺陷30存在在硅基片1的表面附近如图6A所示，当场氧化物薄膜28通过热氧化生长时，一个结晶缺陷30被合并进入场氧化物薄膜22，如图6B所示。此外，如图6C所示，当场氧化物薄膜28生长之后被蚀刻掉数十纳米时，该合并的结晶缺陷30被暴露在场氧化物薄膜28的表面以形成一个凹进处31。该场氧化物28是以与凹进处31的尺寸对应的方式局部性地被变薄。
在这个状态中，当使用一个遮蔽-通过技术注入硼离子25以便形成一个沟道阻挡层24如图6D所示时，由凹进处31的尺寸，在凹进处31的位置处注入离子穿透的深度是比在其他部分的要大，其导致在那里形成深的沟道阻挡层24。即，在场氧化物薄膜28之下，信道阻挡层的低浓度区直接的形成在凹进处31的下面。在这个状态下，当N型杂质27被离子注入以便形成扩散层时，如图6E所示不仅仅在器件区形成一个扩散层26，而且由于场氧化物薄膜28在凹进处31处是薄的，所以N型杂质被引入直接在场氧化物薄膜28的凹进处31下面的基片的表面上的沟道阻挡离子的低浓度区中，因此通过N型杂质形成一个逆温层32。
由这个逆温层32的形成出现电荷泄漏，而且元件隔离耐电压被降低，从而产生有缺陷的产品。即，如图1到图3所示，一电极5作为一字线跨过部分场氧化物薄膜2。相应地，如果在栅电极跨过的场氧化物薄膜中存在一个凹进处31，那么栅电极33被形成在凹进处31上，如图6F所示。在这样的一个情形中，栅电极33、其下的逆温层32和介于二者之间的场氧化物薄膜28的薄的部分合并作为一个晶体管。因此，当在储存操作中一个电压被施加到栅电极33时，一个耗尽层在逆温层32中扩展，由于其从电极33向源扩散层26流动一个电流，因此产生泄漏电流。
图7A到7D显示一系列操作，在其中由于晶体原生粒子42在LOCOS氧化物薄膜45中形成一个薄的部分46。一种情况认为晶体原生粒子42被暴露在硅基片41的一个表面。如图7A所示，一衬垫氧化物薄膜43和一个硅氮化物薄膜44被形成在硅基片41上，然后如图7B所示，依靠等离子体蚀刻局部性地除去在元件隔离区中的硅氮化物薄膜44。其后，如图7C所示，用剩余的硅氮化物薄膜44作为掩膜热氧化基片的表面，从而形成LOCOS氧化物薄膜45。在这种情况下，LOCOS氧化物薄膜45凹的生长在晶体原生粒子42所处的位置，而且在那之后留下硅氮化物薄膜44。在热氧化之后，通过湿蚀刻除去硅氮化物44，如图7D所示，从而在硅基片41的表面上定义由LOCOS氧化物薄膜45围绕的一个器件区。在本例中，由于在LOCOS氧化物薄膜45的凹处存在的硅氮化物44也被除去，因此一个薄的部分46被形成在LOCOS氧化物薄膜45中。
另一方面，如图8A所示，在硅基片41的上的栅区47中存在一个晶体原生粒子42的情况中，且在该栅区上有由元素隔离区48环绕的一个栅电极，当栅氧化物薄膜49通过栅氧化形成在栅区47的表面上时，如图8B所示，至少一部分栅氧化物薄膜49从硅基片的表面生长进入内部，从而栅氧化物薄膜49的厚度在晶体原生粒子42的尖锐的角处变薄。即，当为结晶缺陷造成的凹进处的晶体原生粒子42产生在栅区47中而且栅氧化物薄膜49被形成在那里时，在该凹进处的底部生长的氧化物薄膜比在其他部分生长的氧化物薄膜更薄。由于氧化物薄膜49的薄的部分50有一个尖锐的角，所以出现电场的集中，其反过来变成降低栅耐电压和电介体击穿的原因。
因此，本发明者已经发现由结晶缺陷形成空穴更进一步引起元件隔离耐电压的降低，栅耐电压的降低，以及电介体击穿。然后，本发明者已经研究了一种方法，用于减少以不利的方式影响元件特性的凹进处31。结果，已经发现通过控制直到栅电极形成的步骤为止的氧化条件，可以减少暴露在硅基片表面上的晶体原生粒子密度，通过圆化凹进处31的轮廓可以平化暴露在硅基片表面上的凹进处31。依据这种发现，更进一步发现可以避免元件隔离耐电压的变差和栅氧化物薄膜的可靠性降低。图10是一个曲线图，其显示当硅基片在1000和1100℃温度下热氧化时氧化物薄膜的厚度和以不利的方式影响元件特性的晶体原生粒子密度之间相互关系的一个曲线图，在其中横坐标被用于绘制厚度值(纳米)，而纵坐标被用于绘制晶体原生粒子密度的值(1/平方厘米)。
图10的晶体原生粒子密度显示在氧化物薄膜被除去之后在硅基片的表面上的晶体原生粒子密度，并且相应地显示在氧化物薄膜和硅基片之间界面处的晶体原生粒子密度。采用的氧化条件是这样的氧化条件，即在其中硅基片在H2-O2气氛中以各种温度被加热，并且晶体原生粒子密度是依靠市场上的光缺陷检查仪器(例如，KLATENCOR公司的型号2135的仪器)测量。KLA-TENCOR公司的2135型号是以这样的条件使用的，即测试方式是任意的方式，象素尺寸是0.25微米以及阈值是15。从图10中明显的看出，当未执行加热时，在硅基片表面存在的晶体原生粒子密度是0.2/平方厘米的量级，并且直到氧化物薄膜的厚度达到100nm为止，以不利的方式影响器件特性的晶体原生粒子密度是与氧化条件无关地并且是低的。然而，当氧化物薄膜厚时，晶体原生粒子密度增加，而当硅基片在1000℃被加热时，晶体原生粒子密度达到从传统的场氧化物薄膜的厚度(400nm)到接近600nm的一厚度的范围内的最大值，然而氧化物薄膜比该范围更厚的话，晶体原生粒子密度几乎不出现变化。
另一方面，当硅基片在1100℃被加热时，在氧化物薄膜在500nm附近晶体原生粒子密度达到最大值；在比500nm更大的一厚度的范围内，晶体原生粒子密度随着氧化物薄膜厚度的增加而减少；此外对于等于或者大于1500nm的一厚度，不利地影响器件特性的晶体原生粒子密度以与最大值相比同样的一个量级幅度剧烈地下降；而且最后先于氧化更进一步递减到在硅基片表面的晶体原生粒子密度(0.2/平方厘米)。
此外，图11是一张曲线图，其示出了绘制在横坐标上的氧化温度和绘制在纵坐标上的以不利的方式影响元件特性的晶体原生粒子密度之间的相互关系。如图11所示，当氧化温度比1050℃低时，不利地影响器件特性的晶体原生粒子密度是高的，而当氧化温度等于或者高于1050℃时，晶体原生粒子密度急剧地降低。
此外，图12是一张曲线图，其示出了绘制在横坐标上的氧化速度和绘制在纵坐标上的以不利的方式影响元件特性的晶体原生粒子密度之间的相互关系。如图12所示，当氧化速度等于或者高于7.5纳米/分钟，与当氧化速度小于7.5纳米/分钟时相比，不利地影响器件特性的晶体原生粒子密度急剧地降低。
因此，在本发明中，先于场氧化物薄膜的形成，在等于或者高于1050℃的氧化温度，或者在等于或者高于7.5纳米/分钟的氧化速度半导体器件例如动态随机存取存储器的硅基片表面被氧化，以便在硅基片的表面上生长一硅氧化物薄膜达到等于或大于1500纳米的一个厚度。先于形成场氧化物薄膜形成的硅氧化物薄膜可以是以单次操作或者以多次操作生长。先于形成场氧化物薄膜形成的硅氧化物薄膜可以是以单次操作或者以多次操作生长。氧化气氛可以是H2-O2气氛、卤素气体气氛等等，在氧化中可以应用高压。
由于作为一个原因的在硅基片表面暴露的晶体原生粒子的平化现象，在等于或者高于1050℃的氧化温度或者在等于或者高于7.5纳米/分钟的氧化速度的氧化中，出现晶体原生粒子密度的急剧地降低。图13是一张曲线图，其显示绘制在横坐标上的硅氧化物薄膜的厚度(nm)和绘制在纵坐标上的晶体原生粒子的深度之间的相互关系。如图13所示，当硅氧化物薄膜的厚度等于或者高于1500nm时，晶体原生粒子的深度等于或者小于50nm。因此，在本发明中，硅氧化物薄膜被生长到等于或者高于1500nm的一厚度，以便将晶体原生粒子的深度减少到等于或者小于50nm。由于这些条件的应用，可以防止出现由于晶体原生粒子造成的元件隔离耐电压的降低。
如图14A所示，当在1000℃加热硅基片60以在硅基片60的表面上形成厚度500nm量级的一硅氧化物薄膜61时，该厚度是传统的场氧化物薄膜的厚度量级，那么是由具有八面体的空穴形状的结晶缺陷的晶体原生粒子形成的一凹进处62具有一尖锐的角。然而，如图14B所示，当在1100℃加热硅基片60以形成1500nm或者更厚的一硅氧化物薄膜63时，那么氧化速度是快速的，从而结晶缺陷有一圆角，以致由晶体原生粒子引起的凹进处64是浅的。
另一方面，由于以均匀方式散布在硅基片主体上的八面体空穴(每个作为晶体原生粒子的原因)随着基片氧化的进行变成逐渐地被暴露出，因此在基片表面存在的晶体原生粒子的总数将随氧化量增加而增加。然而，由于氧化氧化注入许多的空隙的硅原子进入硅基片的内部，所以八面体的空穴被空隙的硅原子填充并且变成耗尽的。此外，由于通过H2-O2气体在高温度的氧化具有一个高速度，所以在硅氧化物薄膜和硅基片之间界面处空隙的Si原子的浓度是高的。与此相反，当氧化速度低时，一单位时间注入的空隙的Si原子数量上是小的，从而进入基片内部的注入和向基片的背面的扩散之间的差别被最小化，以致在硅氧化物膜/硅基片界面处空隙的Si原子浓度变低。因此，高温度H2-O2气体氧化促进在氧化物膜/硅基片界面的硅区中存在的八面体的空穴变成耗尽的。
如在上面描述的，由于当氧化是在等于或者高于1050℃的一个温度或者在等于或高于7.5纳米/分钟的一个速度完成的，在硅氧化物膜/硅基片界面的硅区中存在的结晶缺陷数量上降低，因此在通过蚀刻等等处理除去氧化物薄膜以暴露硅基片的表面之后，在硅基片的暴露的表面处的结晶缺陷数量上减少。相应地，当如在上面描述的处理的基片表面被热氧化以形成一个场氧化物薄膜时，在场氧化物薄膜的表面上不利地影响器件特性的晶体原生粒子对场氧化物薄膜仅有小的影响。此外，栅氧化物薄膜也是难于从基片被分离，从而增加了栅氧化物薄膜的可靠性。
此外，如图9A所示，在本发明中，在栅区47中的晶体原生粒子的尖锐的角被变换为具有圆形底部轮廓的一个凹进处51，并且当栅氧化物薄膜52被形成在栅区47上时，栅氧化物薄膜52被以普通的方式形成在薄膜上，甚至在凹进处51也没有任何变薄效果，如图9B所示。由于在栅氧化物薄膜形成区存在的晶体原生粒子在它的轮廓上被整圆并平化，形成在这样的一个具有圆轮廓的凹进处51的栅氧化物薄膜很难被局部性地变薄，导致当施加电压时在栅电极很难出现集中的电场。因此，随着本发明的应用，阻止了出现栅耐电压的降低和电介体击穿的现象。
应该理解随着晶体原生粒子尺寸的增加，氧化物薄膜需要生长到一个较大厚度，而随着晶体原生粒子尺寸的减小，氧化物薄膜可以生长到一个较小的厚度。
然后，将对本发明的第二实施例做出描述。这个实施例描述了半导体器件的一种制造方法，在其中多晶硅薄膜作为一吸杂薄膜被形成在硅基片的背面，而在其表面存在的晶体原生粒子被平化。
图15A到15F是连续步骤的截面视图，其示出根据这个实施例的半导体器件的制造方法。本实施例是如下进行的先于LOCOS氧化物薄膜的形成，形成一氧化物薄膜用于硅基片的晶体原生粒子的平化，一多晶硅薄膜被淀积在基片的背面，跟随着除去氧化物薄膜。
如图15A所示，在硅基片71的主体中存在每一个都是八面体形状的结晶缺陷72，在硅基片71的表面存在每个都是由通过结晶缺陷的空穴暴露形成的晶体原生粒子73。
首先，如图15B所示，每一个的厚度等于或大于1500nm的硅氧化物薄膜75和76以与第一实施例相似的方式被形成在硅基片71的两个表面，以便平化晶体原生粒子73。在这个操作中，在硅基片71的表面存在的晶体原生粒子73被平化并且被变换为角被整圆的一凹进处74。
接着该氧化，如图15C所示，通过背面氧化物薄膜蚀刻(自旋蚀刻)仅仅除去在硅基片71的背面上的硅氧化物薄膜76。
如图15D所示，在除去该氧化物薄膜之后，通过CVD(化学汽相淀积)或类似方式将多晶硅薄膜77和78淀积在硅基片71的两个表面上。
然后，如图15E所示，除去在硅基片71表面上的多晶硅薄膜77和硅氧化物薄膜75。在这个操作中，至少在硅基片71上的一部分氧化物薄膜75被保留。作为用于除去在硅基片71表面上的多晶硅薄膜77和氧化物薄膜75的一种方法，有例如干蚀刻、化学机械的抛光(CMP)、抛光或者使用包括氟氢酸和硝酸混合液体的湿蚀刻。在使用包括氟氢酸和硝酸混合液体或其他类似液体除去多晶硅薄膜77的情况中，一保护薄膜被形成在硅基片背面上的多晶硅薄膜78上，以致使多晶硅薄膜78不会与在硅基片表面上的多晶硅薄膜77一起被除去。
如图15F所示，接着除去多晶硅薄膜，使用基本上不会发生蚀刻硅基片71的一蚀刻液体除去在硅基片表面上剩余的硅氧化物薄膜75a。如此的蚀刻液体有氟氢酸溶液，而且由于氟氢酸溶液基本上不蚀刻硅基片71，所以在高温度氧化处理平化的凹进处74在这个蚀刻中不会消失。
通过上面描述的方法，由于在等于或者高于1050℃的氧化温度或者在等于或者高于7.5纳米/分钟的氧化速度下形成厚度等于或者大于1500nm的氧化物薄膜的步骤中，硅基片71的晶体原生粒子73被平化，并且在高温处理步骤之后，多晶硅薄膜78被形成在硅基片的背表面上，所以也可以制出不仅降低了被检测作为缺陷的晶体原生粒子而且有足够高的吸杂能力的半导体器件。
接下来，将描述为什么在硅基片71表面上形成的多晶硅薄膜77和硅氧化物薄膜75的蚀刻半路停止以致使部分硅氧化物薄膜被保留的原因。考虑到多晶硅薄膜是直接地形成在硅基片上，而在基片的表面上没有硅氧化物薄膜的情况。当类似于第一实施例，通过抛光或者利用包括氟氢酸和硝酸的混合液体或类似液体的湿蚀刻除去在硅基片的表面上的多晶硅时，削除量达到硅基片的表面，同时通过抛光或者利用包括氟氢酸和硝酸的混合液体等液体湿蚀刻被暴露，从而已经被高温度氧化平化的晶体原生粒子由于削除而消失。此外，包括在硅基片主体中的结晶缺陷开始出现在硅基片的表面，其反过来增加了将被检测为缺陷的晶体原生粒子密度。相应地，为了要通过蚀刻除去多晶硅薄膜同时在硅基片的表面的平化的晶体原生粒子被保留，需要形成一薄膜例如硅氧化物薄膜，并且利用该薄膜防止硅基片的表面被蚀刻。
另外，将做出为什么在上面描述的高温度氧化处理之后形成用于吸杂的多晶硅薄膜的原因的描述。图16A和16B是显示一个半导体器件制造方法的截面视图，该半导体器件使用在其背面已经淀积多晶硅的一个硅基片，在其上一个晶体原生粒子被平整。在图16A和16B中，与图15A到15F中的组分相同的结构组分是用相同的参考数字表示，而且它们的详细的描述将被省略。
如图16A所示，多晶硅薄膜79被形成在硅基片71的背面作为一吸杂薄膜，一些结晶缺陷72被暴露在硅基片71的表面作为晶体原生粒子73，而一些结晶缺陷72被包括在硅基片71的内部。凭着类似于第一实施例的方法形成厚度等于或者大于1500nm的一硅氧化物薄膜，以便平化硅基片71的晶体原生粒子73。
接下来，如图16B所示，当氧化物薄膜被除去时，看到的是硅基片71的晶体原生粒子73已经被平化并且变换成角被圆化的一凹进处74。在形成氧化物薄膜的步骤中，在硅基片背面的多晶硅薄膜79被氧化以形成一结晶硅氧化物薄膜80。
当对在它的背面上已经形成多晶硅薄膜79的硅基片71实施高温氧化处理时，为吸杂薄膜的多晶硅薄膜79被氧化以形成结晶硅氧化物薄膜80，导致多晶硅薄膜79的吸杂能力损失。因此，需要将用于吸杂的多晶硅薄膜再一次淀积在硅基片的背面。
在该实施例中，由于多晶硅薄膜是在基片的高温度氧化处理步骤之后淀积的，所以在硅基片71背表面上的多晶硅薄膜未结晶，因此保持吸杂能力。
图17是一个直方图在其中其显示第二实施例与其他实施例相比的效果。在此实施例中使用的一硅基片是这样一个硅基片，在接受高温氧化处理之后，在它的背表面上被淀积一多晶硅薄膜作为吸杂薄膜。使用于第一比较例子中的基片是以这样的一个方式准备的，即，用于吸杂的多晶硅薄膜被淀积在硅基片的背面，并且如此淀积多晶硅薄膜的该基片经受第一实施例的过程。使用于第二比较例子的基片是一IG基片(以下称为DZIG基片)，在其中形成有能够真正的吸杂(IG)能力的一个裸露分区(DZ)。在上面描述的分别地完成比较的第一和第二实施例和实施例的过程的基片，在有意的铁污染方面进行了测试，并且在调查对各个样品产生的污染之后最初的栅氧化物薄膜耐电压的合格率，产生的结果显示在该图中。
用于耐电压容纳比的一种求值方法是如此的，首先在栅氧化和MOS(金属氧化物半导体)电容器被制备之前有意的铁污染被作用在硅基片上。有意的污染是使用浸污染技术完成的，而且在本例中，污染浓度是5×1011/平方厘米。栅氧化物薄膜是在800℃的H2-O2气氛中被形成到8nm的厚度。关于最初的氧化物薄膜耐电压的求值被完成，而测量面积是500平方微米。
如图17所示，在第一比较例子中的耐电压合格率是70％，而在本实施例中耐电压合格率是90％或者更高。此外，从该曲线图中看出，作为在基片背表面上多晶硅淀积的作用，耐电压合格率增加到等于DZIG基片的耐电压合格率的一个层次。
下面将是对本发明的第三实施例的描述。在第一和第二实施例中，硅基片受到高温氧化处理以便平化晶体原生粒子和减少晶体原生粒子密度。本发明者已获得的一个事实，即这样的晶体原生粒子的平化是用氢处理造成的。因此，在该实施例中，执行在硅基片表面的晶体原生粒子的平化实施一个氢处理以便减少由包括在基片的内部的晶体原生粒子造成的具有八面体形状的晶格缺陷。
类似于第二实施例，先于元件隔离步骤，在一个高温下氢处理硅基片。在这个处理中的温度是在从1000到1300℃的范围内。此外，例如处理周期是1小时。
接下来，将做出在基片表面的晶体原生粒子的平化和在基片内部的八面体的空穴的废弃的机理的描述。在氢处理步骤中，硅基片未被氧化但是被减小。在已经缩小的基片表面上Si原子易于移动和迁移，而在它的表面的晶体原生粒子的尖锐的角被移动Si原子填充，以致于使它的尖锐的角圆化，因此形成具有圆底部轮廓的凹进处。在基片内部的八面体的空穴变成耗尽或者在数量上减少的原因是，因为高温度的氢处理导致在硅基片主体中空闲和形成空隙的Si原子的固溶度增加。在氧化处理中，Si被固定为SiO2的化学形式，这导致与一个Si原子关联的占有体积扩充两倍，从而额外的Si原子被驱逐进入该转变附近的一个空间。这样的被逐出的Si原子被用于填充在硅基片的主体中的八面体的空穴，导致空穴的消失或者减少。在本实施例的氢处理中，由于高温热处理填隙Si原子的固溶度增加而空位的固溶度同时地增加。即，在高温下，由于在Si基片中每一个都在一个晶格点的Si原子具有热能，所以每一个都位于一个晶格点的许多的的Si原子迁移到填隙点。在填隙点八面体的空穴被提供的许多Si原子填充，因此空穴被收缩或者变成耗尽的。此外，由于在硅基片主体中空位的固溶度增加，所以八面体的空穴也被溶入周围的硅基片的主体内以至消失。
通过这样的现象，类似于第一实施例，在基片的表面的具有尖锐的角的一个晶体原生粒子被平化，而且不仅在基片表面的晶体原生粒子每一个被变换为角被圆化的一凹进处，而且在基片表面附近的而且每一个是八面体空穴形状的基片内部存在的结晶缺陷也可以被缩小或减少。
如在上面描述的，结论是由于随着处理温度被提升在硅基片主体中的填隙Si和空位的固溶度增加，因此在氢处理中最好采用较高的温度，此外，最好采用比较长的处理周期，以便于加速这样的一个晶体原生粒子平化的机制。在低于1000℃的一个温度下，填隙Si原子和空位的固溶度没有向所期望的那样提高那么多，因此，缩小或者减少由于晶体原生粒子造成的八面体的尺寸或数量的效果被变小。另一方面，如果处理温度高于1300℃，由于硅基片的自重硅基片被弯曲，它是易产生滑移的一个原因。相应地，在氢处理中的处理温度较好的是在从1000到1300℃的范围内。
此外，当类似于第二实施例一吸杂薄膜被形成在硅基片的背表面上时，先于硅基片表面的元件隔离步骤，硅基片受到氢处理，一硅氧化物薄膜被形成在硅基片的该表面上或者硅氧化物薄膜被形成在硅基片的两个表面上，例如该膜达到从100到1000埃的范围内的一个厚度。应该理解该硅氧化物薄膜的厚度可以是在例如从50到大约10000埃的范围内，或者较好的是在从100到大约10000埃的范围内，需要将在制造上简单、容易和生产量以及其它情况考虑在后面的情况中。
当硅氧化物薄膜被形成在硅基片的两个表面上时，通过蚀刻仅仅除去在背表面上的氧化物薄膜。接下来，通过CVD方法或类似的方法在硅基片的两个表面上淀积多晶硅薄膜。其后，在硅基片表面上的多晶硅薄膜和硅氧化物薄膜被除去，同时至少在该表面上的一部分氧化物薄膜被保留。在这些薄膜除去之后，通过使用基本上不发生蚀刻硅基片的蚀刻液体蚀刻除去保留的氧化物薄膜，以致能够获得类似于第二实施例获得的半导体器件的一个半导体器件。即，在保留的氧化物薄膜的蚀刻中，尽管除去了保留的氧化物薄膜，由于硅基片未被蚀刻，所以在没有晶体原生粒子消失之后，在硅基片表面的由氢处理平化的晶体原生粒子被留下，同时作为吸杂薄膜的多晶硅薄膜被形成在硅基片的背表面上。
当一个半导体器件例如第一实施例的储存元件使用如此准备的硅基片制造时，由于包括在硅基片主体中的八面体的空穴被减少而且在硅基片表面的晶体原生粒子被平化，同时一多晶硅薄膜被形成在硅基片的背表面上，所以可以制造出具有高吸杂能力的半导体器件。
下面将是对本发明第四实施例的描述。在本实施例中，完成一氮处理以便减少硅基片的晶体原生粒子。在该氮处理中，晶体原生粒子是以类似于氢处理的机理被减少的。在本实施例中，多晶硅构成的吸杂薄膜能够形成在通过氮处理减少了晶体原生粒子的半导体基片的背表面上。
本方法如下先于基片表面的元件隔离的步骤，在基片的一个表面形成一个硅氧化物薄膜或者在其两个表面上形成硅氧化物薄膜，每一氧化物薄膜的厚度在100到1000埃范围内。应该理解该硅氧化物薄膜的厚度可以是在例如从50到大约10000埃的范围内，或者较好的是在从100到大约1000埃的范围内，需要将在制造上简单、容易和生产量以及其它情况考虑在后面的情况中。跟随该氧化物薄膜或这些氧化物的形成，硅基片在从1000℃到1200℃的温度范围内的一个温度经受氮处理。此外，处理周期是比如1小时。当基片的表面在无遮盖状态被氮处理时，基片的表面变成非常地粗糙。然而，通过预先以这样的一个方式在该表面上形成一氧化物薄膜，所以硅基片的表面没有变粗糙。此外，在硅基片表面的晶体原生粒子的尖锐的角被平化并被变换成角被圆化的凹进处。
然后，只是在硅基片背部表面的氧化物薄膜被除去之后，在该基片的两个表面上淀积多晶硅薄膜。紧随着在硅基片两个表面上的多晶硅薄膜的淀积，在该表面上的多晶硅薄膜和硅氧化物薄膜被除去，同时至少一部分氧化物薄膜被保留。其后，通过使用基本上不发生蚀刻硅基片的蚀刻液体蚀刻除去保留的氧化物薄膜，从而使能半导体器件类似于第二和第三实施例获得的半导体器件。
当这样的一个制造方法被采用时，那么硅基片的晶体原生粒子由于完成氮处理被减少，并且通过使用基本上不发生蚀刻硅基片的蚀刻液体除去基片表面上的氧化物薄膜，在基片表面的晶体原生粒子保持在平化状态。
此外，由于在类似于氢气氛的氮气氛中，由于在硅基片表面的Si迁移率增加，以及在基片中空位和填隙Si原子的固溶度增加，因此在硅基片表面的晶体原生粒子被平化而在硅基片内部的八面体的空穴变成耗尽的或者减少。由于填隙Si和空位的固溶度是由处理温度决定的，在该氮处理中同样是处理温度较好的是较高的并且处理周期较好的是比较长的，这类似于第三实施例中的氢处理的情况。应该理解当处理温度低于1000℃时，由晶体原生粒子造成的缩小或者减少空穴的作用是小的，当氮处理是在超出1200℃高的温度完成时，硅基片的表面被氮化变成粗糙。相应地，氮处理的温度较好的是在从1000到1200℃的范围内。
如在上面描述的，根据本发明，由于硅基片的表面是在等于或高于1050℃的氧化温度被加热，或者例如在等于或者高于7.5纳米/分钟的氧化速度被加热生长，以形成厚度等于或者大于1500nm的一硅氧化物薄膜，因此每一晶体原生粒子的角可以被整圆以平面化，并且每一个都是晶体原生粒子的原因的八面体的空穴可以被减少，从而使在不利的方式影响元件特性的晶体原生粒子将被减少。利用不利地影响的晶体原生粒子的减少和平面化，甚至在高集成的半导体器件例如动态随机存取存储器中，元件隔离耐电压可以被提高，从而不仅动态随机存取存储器的栅氧化物薄膜的可靠性可以被增加，而且半导体器件例如DRAM等等的生产量可以被改善。
此外，当硅基片的表面在1000到1300℃的范围内的一个温度经受氢处理或者在从1000到1200℃的范围内的一个温度经受氮处理时，晶体原生粒子的平面化可以被完成而在不利的方式影响器件特性的晶体原生粒子也同样可以被减少。
此外，由于多晶硅薄膜是在用于晶体原生粒子平面化的氧化处理之后形成的；在硅基片表面上的氧化物薄膜和多晶硅薄膜被除去，同时在硅基片表面上的部分氧化物薄膜被保留；此外，使用基本上不发生蚀刻硅基片的蚀刻液体除去硅基片表面上的保留的氧化物薄膜，因此，将被作为缺陷检测的晶体原生粒子被减少并且可以同时地形成一吸杂薄膜。
权利要求
1.一种半导体器件，其中基片的表面在等于或比1050℃更高的一个温度下受到氧化处理，以形成厚度等于或者比1500nm更厚的一氧化物薄膜，其后除去该氧化物薄膜，从而将在所述基片的表面上存在的凹陷的密度减少到等于或小于氧化处理前凹陷的密度的一个值。
2.一种半导体器件，其中基片的表面在等于或比7.5纳米/分钟更高的一个氧化速度下受到氧化处理，以形成厚度等于或者比1500nm更厚的一氧化物薄膜，其后除去该氧化物薄膜，从而将在所述基片的表面上存在的凹陷的密度减少到等于或小于氧化处理前凹陷的密度的一个值。
3.一种半导体器件，其中基片的表面在等于或比1050℃更高的一个温度下受到氧化处理，以形成厚度等于或者比1500纳米更厚的一氧化物薄膜，其后除去该氧化物薄膜，从而将在所述基片的表面上存在的凹陷的深度减少到等于或小于50纳米的一个值。
4.一种半导体器件，其中半导体基片的表面受到氧化处理，以形成一氧化物薄膜，其后除去该氧化物薄膜，从而将在半导体基片的表面上存在的凹陷的深度减少到等于或小于50纳米的一个值。
5.根据权利要求1到4中的任何一项所述的半导体器件，其特征在于一吸杂薄膜被形成在半导体基片的背表面上。
6.根据权利要求5所述的半导体器件，其特征在于该吸杂薄膜是一多晶硅薄膜。
7.一种半导体器件的制造方法，其中包含步骤在等于或者高于1050℃的一温度氧化基片的表面以形成氧化物薄膜，每个氧化物薄膜的厚度等于或者大于1500nm；其后完成基片表面上的元件隔离。
8.一种半导体器件的制造方法，其中包含步骤在等于或者高于7.5纳米/分钟的一氧化速度氧化基片的表面以形成氧化物薄膜，每个氧化物薄膜的厚度等于或者大于1500nm；其后完成在基片表面上的元件隔离。
9.根据权利要求7或8所述的半导体器件制造方法，其特征在于在氧化物薄膜形成之后，通过蚀刻除去一氧化物薄膜。
10.根据权利要求7或8所述的半导体器件的制造方法，其特征在于包含步骤在所述形成氧化物薄膜的步骤之后，通过蚀刻仅除去形成在基片背表面上的一氧化物薄膜；在该基片的两表面上淀积多晶硅薄膜；蚀刻该基片以致除去形成在该基片的表面上的多晶硅薄膜和氧化物薄膜，同时至少该基片的表面上的一部分氧化物薄膜被保留；以及更进一步使用蚀刻液体蚀刻该基片，用该蚀刻液体基本上不会蚀刻硅，以致除去在基片的表面上的保存的氧化物薄膜。
11.根据权利要求10所述的半导体器件制造方法，其特征在于基本上不发生蚀刻硅的蚀刻液体是氟氢酸。
12.根据权利要求9到11中任何一项所述的半导体器件制造方法，其特征在于在蚀刻之后在基片表面存在的凹陷的密度等于或小于氧化处理之前的凹陷的密度。
13.根据权利要求9到11中任何一项所述的半导体器件制造方法，其特征在于在蚀刻之后在基片表面存在的凹陷的深度等于或小于50纳米。
14.一种半导体器件制造方法，其特征在于该方法包含先于完成基片表面的元件隔离的步骤，在从1000到1300℃范围内的一个温度对基片进行氢处理的步骤。
15.根据权利要求14所述的半导体器件的制造方法，其特征在于包含步骤在氢处理之后，在基片的两个表面上形成氧化物薄膜；在该基片的两表面上淀积多晶硅薄膜；蚀刻该基片以致除去形成在基片的表面上的多晶硅薄膜和氧化物薄膜，同时至少在基片的表面上的一部分氧化物薄膜被保留；以及更进一步使用基本上不会蚀刻硅的蚀刻液体蚀刻该基片，以致除去在基片的表面上保留的氧化物薄膜。
16.根据权利要求15所述的半导体器件制造方法，其特征在于在蚀刻掉在基片的表面上保留的氧化物薄膜之后，在基片的表面存在的凹陷的密度等于或小于在氢处理之前的凹陷的密度。
17.根据权利要求15所述的半导体器件制造方法，其特征在于在蚀刻掉在基片的表面上保留的氧化物薄膜之后，在基片的表面存在的凹陷的深度等于或小于50纳米。
18.一种半导体器件制造方法，其中包含步骤在基片的一表面上形成一硅氧化物薄膜或者在该基片的两个表面上形成硅氧化物薄膜；在从1000到1200℃的范围内的一温度对基片进行氮处理；其后，完成基片表面的元件隔离。
19.根据权利要求18所述的半导体器件制造方法，其特征在于包含步骤在氮处理步骤之后，通过蚀刻仅除去形成在基片背表面上的一氧化物薄膜；在该基片的两表面上淀积多晶硅薄膜；蚀刻该基片以致除去形成在基片的表面上的多晶硅薄膜和氧化物薄膜，同时至少在基片的表面上的一部分氧化物薄膜被保留；以及更进一步使用基本上不会蚀刻硅的蚀刻液体蚀刻该基片，以致除去在基片的表面上的保存的氧化物薄膜。
20.根据权利要求19所述的半导体器件制造方法，其特征在于在蚀刻掉基片的表面上保留的氧化物薄膜之后，在基片的该表面存在的凹陷的密度等于或小于氮处理之前的凹陷的密度。
21.根据权利要求19所述的半导体器件制造方法，其特征在于在蚀刻掉基片的表面上保留的氧化物薄膜之后，在基片的该表面存在的凹陷的深度等于或小于50纳米。
全文摘要
基片的表面在等于或者高于1050℃的温度下或在等于或高于7.5纳米/分钟的氧化速度下被氧化,以形成厚度等于或者大于1500nm的一氧化物薄膜。当该氧化物薄膜被除去时,在基片表面存在的凹陷的密度等于或小于氧化处理之前的凹陷的密度,而那里存在的凹陷的深度等于或小于50nm。可以防止元件隔离耐电压降低,并且可提高小型化高集成的半导体器件的产量。
文档编号H01L29/78GK1264165SQ0010074
公开日2000年8月23日 申请日期2000年2月2日 优先权日1999年2月2日
发明者小此木坚祐, 大桥拓夫 申请人:日本电气株式会社