专利名称：自行对准罩幕式只读存储器的制造方法
技术领域：
本发明涉及一种罩幕式只读存储器(Mask ROM)的制造方法，且特别涉及一种在程序化(programming)时可在一存储单元储存二位的自行对准罩幕式只读存储器的制造方法。
只读存储器由于具有不因电源中断而丧失存储资料的非挥发(Non-Volatile)特性，因此许多电器产品中必须具备此类内存，以维持电器产品开与关之间的正常操作。而罩幕式只读存储器是只读存储器中最为基础的一种，一般常用的罩幕式只读存储器是利用信道晶体管当作存储单元，并在程序化(Program)阶段选择性地植入离子到指定的信道区域，通过改变临界电压(Threshold Voltage)而达到控制存储单元导通(On)或关闭(Off)的目的。其中罩幕式只读存储器的结构是复晶硅字符线(Word Line，WL)横跨在位线(Bit Line，BL)之上，存储单元的信道则形成于字符线所覆盖的下方，以及位线之间的区域。对部分工艺而言，只读存储器即以信道中离子植入与否，来储存二进制数据“0”或“1”。其中，植入离子到指定的信道区域的过程又称为编码布植(CodeImplantation)过程。
请参照
图1，是公知的一种罩幕式只读存储器的平面俯视示意图。图中平行的字符线102横跨过平行的位线104，在离子植入区块110的基底中，亦即是在存储单元的信道区域中植入离子，借以进行程序化步骤，改变临界电压，达到控制存储单元开关的目的。
接着请参照图2，是公知罩幕式只读存储器的程序化剖面示意图。在基底200上具有复数个由栅极介电层202与栅极导体层204组成的栅极堆栈结构206、位于栅极堆栈结构206间的基底200中的源极/漏极区208、覆盖栅极堆栈结构206的介电层210。在进行编码布植过程时，先利用光罩形成一图案化的光阻层212，以暴露欲编码的区域。接着，进行掺质植入过程214，以光阻层212为罩幕，将硼离子植入欲编码区域的底部栅极堆栈结构206下方的基底200中，借以进行程序化，将所欲形成的程序代码编入只读存储器中。
由于在进行程序化的离子植入步骤时，硼离子植入是通过栅极堆栈结构206而植入基底200中，因此需要较大的植入能量。在以较大能量植入硼离子时，会使元件产生较大的热预算(Thermal Budget)，并且会造成离子散射或使离子在基底中扩散至附近区域，进而产生干扰影响元件的控制。尤其，当集成电路的集成度越来越高，在罩幕式只读存储器的生产进入到深次微米工艺，元件的尺寸越来越小的情况下，造成元件难控制的影响更大。
因此，本发明的目的是在于提供一种罩幕式只读存储器的制造方法，可以在一存储单元中储存二位资料，增加元件的集成度，同时以相同的光罩层数，制造出更高密度的罩幕式只读存储器。
本发明的另一目的是提供一种罩幕式只读存储器的制造方法，可以降低离子植入能量，并且避免因为离子散射与离子在基底中扩散而产生的干扰问题。
根据上述目的，本发明提供一种罩幕式只读存储器的制造方法，此方法包括在基底上形成复数个具有一栅极介电层，一栅极导体层，以及一栅极顶盖层的栅极堆栈结构后，在栅极堆栈结构之间的基底中形成与栅极结构不相邻的复数个源极/漏极区，且源极/漏极区与栅极堆栈结构之间不相邻的区域是复数个欲编码区域。然后，依次在基底上形成第一介电层以填满栅极堆栈结构之间的间隙，以及具有复数个开口的一图案化的光阻层以暴露出欲编码区域上方的第一介电层。接着以光阻层为罩幕，去除部分第一介电层，以形成暴露欲编码区域的复数个离子植入区块开口，以及进行一离子植入过程，以在离子植入区块开口暴露的欲编码区域，形成复数个编码的离子植入区块。之后，去除光阻层，形成一第二介电层填满离子植入区块开口。再进行一回蚀工艺，暴露出栅极导体层，以及在栅极导体层上形成一字符线。
本发明所公开的罩幕式只读存储器的制造方法，具有下列特征在栅极堆栈结构两侧的侧壁形成间隙壁，利用此间隙壁使栅极导体层与源极/漏极区形成一段小信道，再以不同形式的掺质连接小信道或截断小信道以加载数据，因此，可以在一存储单元中储存二位资料，进而提高元件集成度，同时以相同的光罩层数，制造出更高密度的罩幕式只读存储器。
此外，本发明还公开了在源极/漏极区上形成一层导体层，可以降低源极/漏极区的阻值，进而提高元件效能。
另外，在编码布植过程中，直接使掺质植入栅极导体层与源极/漏极区间的基底中，可以降低离子植入能量，并且避免因为离子散射与离子在基底中扩散而产生的干扰问题。
为使本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明
图3A至图3F是本发明第一实施例，在图1中I-I剖面位置的工艺剖面示意图。
图4A至图4F是本发明第二实施例，在图1中I-I剖面位置的工艺剖面示意图。附图标记说明100、200、300、400基底102字符线104位线110离子植入区块202、302、402栅极介电层204、304、404栅极导体层206、310、408栅极堆栈结构208、316、414源极/漏极区210、318、328、418、428、430介电层212、320、420光阻层214、314、324、412、424掺质植入过程306、406栅极顶盖层308牺牲层312、410间隙壁317、415欲编码区域416材料层322、424开口322a、424a离子植入区块开口326、426掺杂区
330、432字符线首先，请参照图3A，提供一基底300，在此基底300上依次形成栅极介电层302、栅极导体层304、栅极顶盖层306以及牺牲层308。其中，栅极介电层302的材质可以是氧化硅，形成栅极介电层302的方法可以是热氧化法(Thermal Oxidation)；栅极导体层304的材质可以是复晶硅，形成栅极导体层304的方法可以是化学气相沉积法(Chemical Vapor Deposition，CVD)；栅极顶盖层306的材质可以是氧化硅或氮氧化硅，形成栅极顶盖层306的方法可以是化学气相沉积法；牺牲层308的材质较好是和栅极顶盖层306的材质具有不同的蚀刻选择比，例如是氮化硅，形成牺牲层308的方法可以是化学气相沉积法。
然后，定义牺牲层308、栅极顶盖层306、栅极导体层304及栅极介电层302，以形成复数个栅极堆栈结构310。形成栅极堆栈结构310的方法可以是微影及蚀刻方法。
接着请参照图3B，在栅极堆栈结构310的侧壁上形成间隙壁312。此间隙壁312的材质较佳是与栅极顶盖层306具有不同的蚀刻选择比。间隙壁312的材质可以是氮化硅，形成间隙壁312的步骤包括先在整个基底300上沉积一层共形的绝缘层(图中未标出)，接着去除部分绝缘层，仅在栅极堆栈结构310的侧壁上留下间隙壁312。移除绝缘层的方法可以是非等向性蚀刻法，包括反应性离子蚀刻法(Reactive Ion Etching)。由于绝缘层的材质与牺牲层308的材质相同，因此在移除绝缘层时，也会移除部分牺牲层308。
然后，进行一掺质植入过程314，利用间隙壁312与栅极堆栈结构310为罩幕，在栅极堆栈结构310之间的基底300中形成源极/漏极区316。此源极/漏极区316即是作为位线，且与栅极堆栈结构310不相邻。而此掺质植入过程314所使用的掺质，例如是N型或P型的离子。较佳是不易扩散的掺质例如是砷离子。形成源极/漏极区316的步骤例如是以离子植入法植入掺质后，进行一快速回火过程(RapidThermal Anneal，RTA)使掺质均匀分布在基底300中。其中，在间隙壁312下方位于源极/漏极区316与栅极堆栈结构310之间的小信道，是作为一欲编码区域317。
接着请参照图3C，在基底300上形成一层介电层318填满栅极堆栈结构310之间的空隙。在选择介电层318的材质时，较佳是选择对间隙壁312具有高蚀刻选择性的材质，借以在后续去除间隙壁312时，不会去除太多的介电层318。所以介电层318的材质可依照间隙壁312做适当的调整与选择。因此，介电层318的材质与间隙壁312的材质具有不同的蚀刻选择比，例如是氧化硅。形成介电层318的方法可以是以四-乙基-邻-硅酸酯(Tetra Ethyl Ortho Silicate，TEOS)/臭氧(O3)为反应气体源利用化学气相沉积法以形成。
然后，进行平坦化。移除牺牲层308、部分间隙壁312以及部分介电层318以至少暴露出栅极顶盖层306的表面。移除牺牲层308、部分间隙壁312以及部分介电层318的方法可以是化学机械研磨法(Chemical Mechanical Polishing，CMP)。或者也可以只移除部分介电层318，使介电层318的表面低于栅极堆栈结构310的表面。移除介电层318的方法可以是湿式蚀刻法，以氢氟酸作为蚀刻剂。
请参照图3D，在介电层318与栅极顶盖层306上形成一层图案化的光阻层320，此图案化的光阻层320中具有一开口322，开口322暴露出欲编码区域317上方的间隙壁312与部分介电层318。
其中，在欲编码区域317的基底300中，亦即在源极/漏极区316与部分栅极导体层304之间的小信道区域中植入离子，可借以进行程序化步骤。此外，光阻层320的图案即为所欲形成的程序代码，可借此将预定的程序代码编入只读存储器中。形成开口322的方法可以是以传统的微影方式进行。
然后，利用光阻层320为罩幕，移除开口322所暴露的间隙壁312，以形成暴露源极/漏极区316与栅极导体层304之间的欲编码区域317的离子植入区块开口322a。移除间隙壁312的方法例如是干式蚀刻法或湿式蚀刻法。由于间隙壁312的材质相对于栅极顶盖层306与介电层318具有不同的蚀刻选择比。因此，可避免去除太多的介电层318与栅极顶盖层306。
之后，以光阻层320为罩幕，进行一掺质植入过程324，在离子植入区块开口322a下方，在源极/漏极区316与栅极导体层304之间的基底300中形成一掺杂区326。也就是使掺质植入欲编码区域317中，借以进行程序化，将所欲形成的程序代码编入只读存储器中。因此，掺杂区326即为一编码的离子植入区块。植入源极/漏极区316与栅极导体层304之间的基底300中的掺质，可以是N型或P型的离子，最好是不易扩散的材质例如是砷离子。植入的方法包括离子植入法，能量为5至15千电子伏特，植入剂量约为1×1015/平方厘米至3×1015/平方厘米。由于砷离子不易扩散，因此植入的离子主要分布在源极/漏极区316与栅极导体层304之间的基底300中，而且不会与周边的离子植入区块相互干扰。此外，因为掺质是直接植入栅极导体层304与源极/漏极区316间的基底300中，所以可降低离子植入能量。
接着请参照图3E，移除光阻层320后，形成一介电层328填满离子植入区块开口322a。介电层328的材质可以是氧化硅。形成介电层318的方法可以是以四-乙基-邻-硅酸酯/臭氧为反应气体源利用化学气相沉积法形成。然后，进行平坦化。移除部分介电层328至少暴露出栅极顶盖层306的表面。移除部分介电层328的方法可以是化学机械研磨法(Chemical Mechanical Polishing，CMP)或者是湿式蚀刻法，以氢氟酸作为蚀刻剂。
接着，请参照图3F，移除部分介电层328、部分介电层318及栅极顶盖层306至少暴露出栅极导体层304的表面。移除部分介电层328、部分介电层318及栅极顶盖层306的方法可以是化学机械研磨法(Chemical Mechanical Polishing，CMP)或者是湿式蚀刻法。
然后，在基底300上形成一层导体层330，作为字符线。此导体层330例如是复晶硅化金属层。形成导体层330的步骤包括先形成一层复晶硅层后，再在此复晶硅层上形成一层金属硅化物层。而金属硅化物层的材质可以是硅化镍、硅化钨、硅化钴、硅化钛、硅化铂、硅化钯等。
在上述实施例中，每一个栅极堆栈结构310具有两个间隙壁312(参照图3C)，通过间隙壁312以在栅极导体层304与源极/漏极区316之间形成一小信道，再以不同形式的掺质连接小信道或截断小信道以加载数据。因此，可在一存储单元中储存两位资料。
由于间隙壁312的材质对于介电层318与栅极顶盖层306的材质具有不同的蚀刻选择比，因此，在形成离子植入区块开口322a的蚀刻过程中，可轻易地移除间隙壁312，以使欲编码区域317裸露出来，而不会产生误对准的问题。
此外，由于间隙壁312去除之后，所裸露的基底300表面就是欲编码区域317，因此，当间隙壁312去除之后，进行编码的掺质植入过程324时，可以以栅极顶盖层306及介电层318做为植入罩幕，以使所植入的掺质自行对准地植入欲编码区域317而形成掺杂区326。
首先，请参照图4A，提供一基底400，在此基底400上依次形成栅极介电层402、栅极导体层404及栅极顶盖层406。其中，栅极介电层402的材质可以是氧化硅，形成栅极介电层402的方法可以是热氧化法(Thermal Oxidation)。栅极导体层404的材质可以是复晶硅，形成栅极导体层404的方法可以是化学气相沉积法(Chemical VaporDeposition，CVD)。栅极顶盖层406的材质可以是氮氧化硅或氮化硅，形成栅极顶盖层406的方法可以是化学气相沉积法。
然后，定义栅极顶盖层406、栅极导体层404及栅极介电层402，以形成复数个栅极堆栈结构408。形成栅极堆栈结构408的方法可以是微影及蚀刻方法。
接着请参照图4B，在栅极堆栈结构408的侧壁上形成间隙壁410。此间隙壁410的材质较佳是与栅极顶盖层406具有不同的蚀刻选择比。间隙壁410的材质可以是氧化硅，形成间隙壁410的步骤包括先在整个基底400上沉积一层共形的绝缘层(图中未标出)，接着去除部分绝缘层，仅在栅极堆栈结构408的侧壁上留下间隙壁410。形成绝缘层的方法可以是以四-乙基-邻-硅酸酯(Tetra Ethyl OrthoSilicate，TEOS)/臭氧(O3)为反应气体源利用化学气相沉积法形成。移除绝缘层的方法例如是非等向性蚀刻法，包括反应性离子蚀刻法(Reactive Ion Etching)。
然后，进行一掺质植入过程412，利用间隙壁410与栅极堆栈结构408为罩幕，在栅极堆栈结构408之间的基底400中形成源极/漏极区414。此源极/漏极区414即是位线，且与栅极堆栈结构408不相邻。而此掺质植入过程412所使用的掺质，可以是N型或P型的离子。较佳是不易扩散的掺质例如是砷离子。形成源极/漏极区414的步骤可以是以离子植入法植入掺质后，进行一快速回火过程(Rapid ThermalAnneal，RTA)使掺质均匀分布在基底400中。其中，在间隙壁410下方位于源极/漏极区414与栅极堆栈结构408之间的小信道，是一欲编码区域415。
接着请参照图4C，在基底400上形成一层材料层416填满栅极堆栈结构408之间的空隙。之后，进行一回蚀工艺，使材料层416的表面至少低于栅极导体层404的表面。在选择材料层416的材质时，必须选择对间隙壁410具有高蚀刻选择性的材质，借以在后续去除间隙壁410时，不会去除此材料层416。所以材料层416的材质可依照间隙壁410做适当的调整与选择。因此，材料层416的材质与间隙壁410的材质具有不同的蚀刻选择比，较佳是导体材质，例如是复晶硅。形成材料层416的方法可以是化学气相沉积法。由于材料层416的材质为导体材料，且与源极/漏极区414接触，因此可以降低源极/漏极区414的阻值。
然后，在材料层416上形成一层介电层418填满栅极堆栈结构408之间的空隙。介电层418的材质可以是氧化硅。形成介电层418的方法可以是以四-乙基-邻-硅酸酯/臭氧为反应气体源利用化学气相沉积法形成。
之后，进行平坦化。移除部分介电层418至少暴露出栅极顶盖层406的表面。移除部分介电层418的方法可以是化学机械研磨法(Chemical Mechanical Polishing，CMP)，或者湿式蚀刻法，以氢氟酸作为蚀刻剂。
请参照图4D，在介电层418与栅极顶盖层406上形成一层图案化的光阻层420，此图案化的光阻层420中具有一开口422，开口422暴露出欲编码区域415上方的间隙壁410与部分介电层418。在欲编码区域415的基底400中，也就是在源极/漏极区414与部分栅极导体层404之间的小信道区域中植入离子，可借以进行程序化步骤。此外，光阻层420的图案即为所欲形成的程序代码，可借此将预定的程序代码编入只读存储器中。形成开口422的方法可以是以传统的微影方式进行。
然后，以光阻层420为罩幕，从开口422移除所暴露的部分介电层418以及间隙壁410，以形成暴露部分材料层416以及源极/漏极区414与栅极导体层404之间的欲编码区域415的离子植入区块开口422a。移除部分介电层418以及间隙壁410的方法可以是干式蚀刻法或湿式蚀刻法。由于材料层416的材质对于间隙壁410与介电层418具有不同的蚀刻选择比。因此，在移除部分介电层418以及间隙壁410时，蚀刻可终止在材料层416上。
之后，进行一掺质植入过程424，在离子植入区块开口422a下方，在源极/漏极区414与栅极导体层404之间的基底400中形成一掺杂区426。亦即使掺质植入欲编码区域415中，借以进行程序化，使欲形成的程序代码编入只读存储器中。因此，掺杂区426即是一编码的离子植入区块。植入源极/漏极区414与栅极导体层404之间的基底400中的掺质，可以是N型或P型的离子，较佳为不易扩散的材质例如是砷离子。植入的方法包括离子植入法，能量为5至15千电子伏特，植入剂量为1×1015/平方厘米至3×1015/平方厘米左右。由于砷离子不易扩散，因此植入的离子主要分布在源极/漏极区414与栅极导体层404之间的基底400中，而且不会与周边的离子植入区块相互干扰。此外，因为掺质是直接植入栅极导体层404与源极/漏极区414间的基底400中的，所以可降低离子植入能量。
接着请参照图4E，移除光阻层420后，形成一介电层428填满离子植入区块开口422a。介电层428的材质可以是氧化硅。形成介电层428的方法可以是以四-乙基-邻-硅酸酯/臭氧为反应气体源利用化学气相沉积法形成。然后，进行平坦化。移除部分介电层428以暴露出栅极顶盖层406的表面。移除部分介电层428的方法可以是化学机械研磨法(Chemical Mechanical Polishing，CMP)或者是湿式蚀刻法，以氢氟酸作为蚀刻剂。其中，介电层428、介电层418与间隙壁410的材质相同，可视为同一层介电层430。
接着，请参照图4F，移除部分介电层430及栅极顶盖层406至少暴露出栅极导体层404的表面。移除部分介电层430及栅极顶盖层406的方法可以是化学机械研磨法(Chemical Mechanical Polishing，CMP)或者是湿式蚀刻法。
然后，在基底400上形成一层导体层432，作为字符线。此导体层432例如是复晶硅化金属层。形成导体层432的步骤包括先形成一层复晶硅层后，再在此复晶硅层上形成一层金属硅化物层。而金属硅化物层的材质可以是硅化镍、硅化钨、硅化钴、硅化钛、硅化铂、硅化钯等。
在上述实施例中，每一个栅极堆栈结构408具有两个间隙壁410，通过间隙壁410在栅极导体层404与源极/漏极区414之间形成一段小信道426，再以不同形式的掺质连接小信道或截断小信道以加载数据。因此，可在一存储单元中储存二位资料。而且在源极/漏极区414上形成材质是导体的一材料层416，可以降低源极/漏极区414的阻值。
由于间隙壁410的材质与介电层418的材质对于材料层416的材质具有不同的蚀刻选择比，因此，在形成离子植入区块开口422a的蚀刻过程中，可轻易地移除间隙壁410，以使欲编码区域415裸露出来，而不会产生误对准的问题。
此外，由于间隙壁410去除之后，所裸露的基底400表面即是欲编码区域415，因此，当间隙壁410去除之后，进行编码的掺质植入过程424时，可以以栅极顶盖层406及材料层416做为植入罩幕，以使所植入的掺质自行对准地植入于欲编码区域415而形成掺杂区426。
综上所述，由本发明较佳实施例可知，本发明具有下述优点。
本发明在栅极堆栈结构两侧的侧壁形成间隙壁，利用间隙壁使栅极导体层与源极/漏极区形成一段小信道，再以不同形式的掺质连接小信道或截断小信道以加载数据，因此，可以在一存储单元中储存二位资料，进而提高元件集成度。
本发明在源极/漏极区上形成一层导体层，可以降低源极/漏极区的阻值，进而提高元件效能。
本发明在编码的布植过程中，直接使掺质植入栅极导体层与源极/漏极区间的基底中，可以降低离子植入能量，并且避免因为离子散射与离子在基底中扩散而产生的干扰问题。
本发明利用间隙壁与其它材质蚀刻速率的差异，可以使得间隙壁很容易地去除，而且由于间隙壁所覆盖的区域即是预定编码的区域，因此当间隙壁去除之后，在编码的布植过程中，所植入的掺质可以自行对准预定编码的区域。
虽然本发明已以较佳实施例公开如上，但其并非用以限定本发明，任何熟悉该项技术的人员，在不脱离本发明的精神和范围内，可作各种的更动与润饰，但本发明的保护范围应当以权利要求书所限定的为准。
权利要求
1.一种自行对准罩幕式只读存储器的制造方法，其特征在于该方法包括提供一基底；在该基底上形成复数个栅极堆栈结构，该等栅极堆栈结构包括一栅极介电层、一栅极导体层以及一栅极顶盖层；在该等栅极堆栈结构之间的该基底中，形成与该等栅极结构不相邻的复数个源极/漏极区，且该等源极/漏极区与该等栅极堆栈结构之间不相邻的区域作为复数个欲编码区域；在该基底上形成一第一介电层，填满该等栅极堆栈结构之间的间隙；在该基底上形成一图案化的光阻层，且该图案化的光阻层具有复数个开口，该等开口暴露出部分该等欲编码区域上方的该第一介电层；以该光阻层为罩幕，去除该等开口所裸露的该第一介电层，以形成暴露部分该等欲编码区域的复数个离子植入区块开口；以该光阻层为罩幕，进行一离子植入过程，以在该等离子植入区块开口暴露的该等欲编码区域形成复数个编码的自行对准离子植入区块；去除该光阻层；形成一第二介电层填满该等离子植入区块开口；去除部分该第二介电层、该栅极顶盖层，至少暴露该栅极导体层；在该栅极导体层上形成一字符线。
2.根据权利要求1所述的自行对准罩幕式只读存储器的制造方法，其特征在于该离子植入过程所植入的一掺质包括砷离子。
3.根据权利要求2所述的自行对准罩幕式只读存储器的制造方法，其特征在于该掺质的植入能量为5至15仟电子伏特左右；掺质的植入剂量为1×1015/平方厘米至3×1015/平方厘米左右。
4.根据权利要求1所述的自行对准罩幕式只读存储器的制造方法，其特征在于在该等栅极堆栈结构之间填满该第一介电层的方法包括在该基底及该等栅极堆栈结构上形成该第一介电层；平坦化该第一介电层，直到至少暴露出该等堆栈栅极结构。
5.一种自行对准罩幕式只读存储器的制造方法，其特征在于该方法包括提供一基底；在该基底上形成复数个栅极堆栈结构，该等栅极堆栈结构包括一栅极介电层、一栅极导体层以及一栅极顶盖层；在该等栅极堆栈结构的侧壁上形成复数个间隙壁；以该等间隙壁与该等栅极堆栈结构为罩幕，在该等间隙壁与该等栅极堆栈结构两侧的该基底中形成复数个源极/漏极区，且该等间隙壁下方以及该等源极/漏极区与该等栅极堆栈结构之间具有复数个欲编码区域；在该基底上形成一第一介电层，以填满该等栅极堆栈结构之间的间隙；在该基底上形成一图案化的光阻层，该图案化的光阻层具有复数个开口，该等开口至少暴露出部分该等欲编码区域上方的该间隙壁；以该光阻层为罩幕，去除该等开口所裸露的该等间隙壁，以形成暴露部分该等欲编码区域的复数个离子植入区块开口；以该光阻层为罩幕，进行一离子植入过程，以在该等离子植入区块开口暴露的该等欲编码区域中形成复数个编码的自行对准离子植入区块；去除该光阻层；形成一第二介电层填满该等离子植入区块开口；去除部分该第二介电层、该栅极顶盖层，至少暴露该栅极导体层；在该栅极导体层上形成一字符线。
6.根据权利要求5所述的自行对准罩幕式只读存储器的制造方法，其特征在于该离子植入过程所植入的一掺质包括砷离子。
7.根据权利要求6所述的自行对准罩幕式只读存储器的制造方法，其特征在于该掺质的植入能量为5至15千电子伏特左右；掺质的植入剂量为1×1015/平方厘米至3×1015/平方厘米左右。
8.根据权利要求5所述的自行对准罩幕式只读存储器的制造方法，其特征在于该间隙壁的材质对于该栅极顶盖层具有不同的蚀刻选择比。
9.根据权利要求5所述的自行对准罩幕式只读存储器的制造方法，其特征在于该间隙壁的材质对于该第一介电层与该第二介电层的材质具有不同的蚀刻选择比。
10.根据权利要求5所述的自行对准罩幕式只读存储器的制造方法，其特征在于在该等栅极堆栈结构之间填满该第一介电层的方法包括在该基底及该等栅极堆栈结构上形成该第一介电层；平坦化该第一介电层，直到至少暴露出该等堆栈栅极结构。
11.根据权利要求5所述的自行对准罩幕式只读存储器的制造方法，其特征在于在该栅极顶盖层上还包括一牺牲层。
12.一种自行对准罩幕式只读存储器的制造方法，其特征在于该方法包括提供一基底；在该基底上形成复数个栅极堆栈结构，该等栅极堆栈结构包括一栅极介电层、一栅极导体层、以及一栅极顶盖层；在该等栅极堆栈结构的侧壁上形成复数个间隙壁；以该等间隙壁与该等栅极堆栈结构为罩幕，在该等间隙壁与该等栅极堆栈结构两侧的该基底中形成复数个位线，且该等间隙壁下方以及该等位线与该等栅极堆栈结构之间具有复数个欲编码区域；在该等位线上形成一材料层，且该材料层的表面低于该栅极导体层；在该材料层上形成一第一介电层，该第一介电层填满该等栅极堆栈结构间的间隙；在该基底上形成图案化的一光阻层，该图案化的光阻层具有复数个开口，该等开口暴露出部分该等欲编码区域上方的该等间隙壁与部分该第一介电层；以该光阻层为罩幕，去除该等开口所裸露的该等间隙壁与部分该第一介电层，以形成至少暴露部分该等欲编码区域的复数个离子植入区块开口；以该光阻层为罩幕，进行一离子植入雇佣程，以在该等离子植入区块开口暴露的该等欲编码区域中形成复数个编码的自行对准离子植入区块；去除该光阻层；形成一第二介电层填满该等离子植入区块开口；去除部分该第二介电层、该栅极顶盖层，至少暴露该栅极导体层；在该栅极导体层上形成一字符线。
13.根据权利要求12所述的自行对准罩幕式只读存储器的制造方法，其特征在于该离子布植过程所植入的一掺质包括砷离子。
14.根据权利要求13所述的自行对准罩幕式只读存储器的制造方法，其特征在于该掺质的植入能量为5至15千电子伏特左右；掺质的植入剂量为1×1015/平方厘米至3×1015/平方厘米左右。
15.根据权利要求12所述的自行对准罩幕式只读存储器的制造方法，其特征在于该材料层的材质对于该间隙壁的材质具有不同的蚀刻选择比。
16.根据权利要求12所述的自行对准罩幕式只读存储器的制造方法，其特征在于该材料层的材质对于该第一介电层与该第二介电层具有不同的蚀刻选择比。
全文摘要
一种自行对准罩幕式只读存储器的制造方法，在基底上形成具有一栅极介电层、一栅极导体层、一栅极顶盖层的栅极堆栈，在该堆栈之间的基底中形成与栅极堆栈不相邻的复数个源极/漏极区。然后，依次在基底上形成第一介电层及具有复数个开口的图案化光阻层。以光阻层为罩幕，去除部分第一介电层及进行离子植入过程，形成复数个编码自行对准离子植入区块。去除光阻层，再进行一回蚀过程，暴露出栅极导体层及形成一字符线。
文档编号H01L21/8246GK1393926SQ0112959
公开日2003年1月29日 申请日期2001年6月28日 优先权日2001年6月28日
发明者杨俊仪, 林春荣, 倪福隆 申请人:旺宏电子股份有限公司