专利名称：可表面安装的半导体器件及其制造方法
技术领域：
本发明涉及一种具有一个半导体芯片、至少两个与该半导体芯片的至少两个电触点导电连接的外部电接头和一个芯片封装的表面组装半导体器件。此外，本发明涉及该半导体器件的一种制造方法。
为了扩大使用范围和降低制造成本，人们不断致力于制造尺寸越来越小的半导体元器件。例如移动电话的按键用的背景照明就需要很小的发光二极管。
其间已可买到具有规格0402的占地面积(相当于0.5毫米×1.0毫米)和元件高度400微米～600微米的发光二极管封装，参见商标FAIRCHILD SEMICONDUCTOR(半导体产品)的数据表，规格QTLP690C-x。相应的元件设计原理已在专利文献US 4 843 280进行了说明。
用常规的现有的封装设计原理很难进一步减少元件高度。
本发明的目的在于提出一种可表面安装的半导体器件，特别是一种可表面安装的微型发光二极管和/或光电二极管，它们可进一步减小尺寸。
这个目的是通过具有权利要求1特征的一种可表面安装的半导体器件和通过具有权利要求18特征的一种方法来实现的。
该半导体器件和该方法的诸多有利的改进可从各项从属权利要求中得知。
根据本发明的表面安装半导体器件，两个外部电接头是在一层薄膜上构成的，该薄膜的厚度小于或等于100微米，特别是小于或等于50微米。这种薄膜最好用塑料尤其是用PI(聚酰亚胺)PEN(聚萘二甲酸乙二醇酯)制成。半导体芯片固定在该薄膜的第一主面上，且芯片封装实质上只设置在第一主面上。
本发明基于这样的考虑通过把半导体芯片安装在一个很薄的、其上构成外部电接头的薄膜上，来获得具有很小结构高度的结构型式，这种结构型式可实现很高的封装密度和由此降低生产成本。
本发明的结构型式优先用于发射和/或接收电磁辐射的、具有一个或多个发射和/或接收电磁辐射的半导体芯片的器件，特别是适用于具有规格0402的封装占地面积(相当于0.5毫米×10毫米)或更小的和结构高度低于400微米尤其是低于350微米的发光二极管元件。
在发光二极管元件情况下，芯片封装用电磁辐射可穿透的、特别是透明或半透明的材料制成，特别是用电磁辐射可穿透的、最好无填料的透明塑料制成。
为了提供一种发射混合色光的本发明发光二极管元件，芯片封装可掺入一种发光材料，该芯片封装至少吸收由发光二极管芯片发射的电磁辐射的一部分并发射不同于吸收辐射的波长和颜色的电磁辐射。
芯片封装优先用压铸法制备。
薄膜包括外部电接头在布置半导体芯片的一侧上最好涂敷一层附着芯片封装的涂层、该涂层在芯片安装部位和引线安装部位具有安装窗口，在安装窗口内不存在涂层。这样就有利于实现快速识别芯片装配设备和/或引线装配设备的不可靠的大失调和半导体芯片或引线在装配到薄膜上后没有粘贴。结构型式越小，这点就越重要，因为芯片封装的体积越小，芯片装配失调的元件的可靠性受到的损害越大，此其一；其二，在没有及时识别出失调的情况下，由于元件的高的封装密度并由此由于装配线上每长度单位的大量的元件，废品量是很高的。
在半导体器件的一种优选实施例中，两个外部电接头分别由一个在薄膜第一主面上的第一电连接区、一个在薄膜第二主面上的第二电连接区和至少一个穿过该薄膜的、电接头该第一连接区和相应第二连接区的导电体构成。这就有利于实现外部电接头的技术简单的制造，而又不导致元件占地面积的增加。
电连接区在薄膜上最好借助于结构化的金属层制成。金属层的结构化可用常规的合适方法进行。
在一个适用的方案中，金属层由多层构成，并从薄膜看去最好具有这样的层次第一层为铜或铜基合金层，作金属层的导电用，第二层为镍或镍基合金层，起阻挡层作用，第三层为金或金基合金层，用来改善金属层的可键合性和可焊性。
在另一种有利的方案中，从塑料薄膜看去，位于芯片侧的金属层优先具有一层铜层，铜层上是一层镍层，镍层上又涂敷一层NiP(镍磷)层(含磷量例如介于5％和15％之间，最好8％)。NiP层最好比Ni层具有更高的反射性并至少接近于Ni层那样好的可键合性。此外，它比Ni层具有明显小的色变性(氧化)。为了特别是简化引线架的制作，位于引线架背面的金属层从塑料层看去最好具有相同的层序列。为了提高位置稳定性，最好在NiP层上涂敷一层金。
第一层的合适厚度介于5微米(含5微米)和25微米(含25微米)之间。
为了保证半导体芯片的足够的散热，用良导热连接材料把它固定在两个第一电连接区之一，而且相应的外部电接头须设计成半导体芯片的足够好的热连接。这就是说，特别是这种外部电接头的材料成分、层厚和通过薄膜的导体都须按良好的热导率考虑。
半导体芯片既可用其衬底侧(亦即上边向上安装)又可用其外延层侧(亦即上边向下安装或倒装芯片)安装到相应的电连接区。连接材料例如是一种足够导热的粘接剂或一种金属焊料。
芯片封装最好在半导体芯片或必要时一根或多根到半导体芯片的垂直于薄膜的引线丝上方的一个中间区域内具有一个大于环绕该中间区域的边缘区的厚度。这样就以有利的方式减少了芯片封装的体积，从而可消除制造过程中由于薄膜和芯片封装的不同的热膨胀引起薄膜的拱起。
在半导体器件的一种优选的结构型式中，一方面保证了半导体芯片和引线丝在相应的外部电接头上的可靠键合，另一方面不引起或几乎不引起封装的占地面积的增加，外部电接头的相对的端部分别具有交错的凸起区域，通过薄膜的导电体布置在这些区域内，外部电接头的相互对应的端部最好呈S形延伸，使凸起部分重叠。
在同时制作多个上述表面安装半导体器件的本发明方法中，首先制作一条薄膜条，该薄膜条两侧具有这样结构化的和穿通该薄膜条接通的导电层，使在该薄膜条上，至少一个矩阵由许多并排布置的、具有外部电接头的元件区域构成。每个元件区域包括稍后的半导体元件的全部外部电接头的导电层的全部结构化。然后在这些元件区域的每个区域上设置至少一个半导体芯片并与外部电接头进行电连接。随即把该矩阵嵌入压铸模中，在该压铸模中，为该整个矩阵设置一个唯一的、跨越该矩阵的全部半导体芯片的并在该处基本上只在这些半导体芯片的一侧构成空腔的空穴。封装材料浇入该空穴中最好从侧面和特别是通过薄膜浇口来实现。然后，待封装材料至少部分固化后，从压铸模中取出该矩阵，并在元件区域之间借助于芯片封装材料和结构化的导电层的薄膜条的切断将该矩阵分割成单个半导体元件。
为了消除由于封装材料和薄膜的热膨胀引起该矩阵的太大的拱起，该空穴具有许多分别跨越一个或多个半导体芯片。按此方式减少了封装材料的体积即与半导体芯片和必要时一根或两根到半导体芯片的引线丝的区域内的厚度相比，减少了容许有凹坑的区域的封装材料的厚度。
在该矩阵的每个半导体芯片上方，最好这样设置一个隔开的凹坑，使封装材料在压铸过程结束后具有许多并排的凸部，特别是具有与巧克力条相似的结构。
该矩阵的分割最好在凸部之间的沟槽内借助于封装材料和结构化的导电层的薄膜条的切断来实现。
最好在该矩阵嵌入压铸模之前，在该薄膜和/或导电层上涂敷增附剂，该增附剂改善封装材料在该薄膜和/或导电层上的粘附性。为此，最好用聚酰亚胺面漆。
增附剂最好分别涂敷到全部元件区域上，固定半导体芯片的芯片安装区和必要时固定引线的引线安装区除外。在这些区域内，增附剂具有接触窗口，这种增附剂层尤其具有在上面结合半导体器件进行说明的有关生产设备失调的识别方面的其他诸多优点。
在分割后，半导体元件的简单的技术处理是在结构化的导电层的薄膜条用其背面嵌入压铸模之前放一层辅助薄膜。该辅助薄膜一方面保护电接头不受机械损伤(例如刮痕)，另一方面电接头不被封装材料的不希望的覆盖，亦即保护薄膜条的背面不产生所谓的闪烁。该辅助薄膜最好具有相似于或大于封装材料的热膨胀系数，这样，它就尽可能消除在该矩阵模塑后由于封装材料在其固化和/或冷却过程中比薄膜条大的收缩所引起的该矩阵的拱起。
为了同样的目的，矩阵以外的薄膜条可设置孔、凹槽和/或缝隙来减少由于不同的热膨胀和/或材料收缩所引起的机械变形。
另一种减少矩阵拱起的方法是薄膜条用一种热膨胀系数接近于封装材料的材料制成。
作为又一种可供选择的或附加的措施是使用波纹状的压铸模，在这种压铸模中，在封装材料浇入空穴的过程中，从具有较大热膨胀系数的材料稍后所处的一侧看去，矩阵呈凸起弯曲。
为了进行半导体器件的电和/或光测试，矩阵在分割之前用封装侧放到薄膜上，然后必要时从薄膜的背面去掉辅助薄膜。在半导体器件需要进行光学测度的情况下，这种薄膜最好是电磁辐射能穿透的，并通过薄膜进行测试。
矩阵的分割最好借助于锯削、激光切割和/或液体喷射流切削来进行。
通过使用结构化的导电柔性薄膜，本发明方法的全部处理步骤可卷轴到卷轴(从一个放带盘到收带盘)地进行，这在制造时可把处理费用减少到最低限度。
此外，对上述原理来说存在取消元件安装带的可能性。如果需要，可将多个配套的元件在芯片测试后在柔性架上随晶片图一起供应。另一种方案是，元件在芯片测试后象迄今为止的方法分割、装带和供应。
半导体器件及其制造方法的其他诸多优点和改进方案可从下面结合
图1至7进行说明的一些实施例中得知在附图中只分别示出了便于理解本发明的主要元件，附图表示图1按实施例示出的半导体器件的示意剖面图；图2薄膜条的一段的背面的示意俯视图；图3图2所示一段的背面的示意俯视图；图4嵌入了薄膜条的一个压铸模的一段示意剖面图；图5带封装好的半导体芯片的一个薄膜条的一段示意剖面图；图6带封装好的半导体芯片的一个薄膜条的一段示意俯视图；图7图6所示一段薄膜条的放大示意图。
在附图中，相同或作用相同的部分分别用相同的附图标记表示，并分别只对那些对于理解本发明不可或缺的部分进行说明。
图1示出的本发明半导体元件是一种具有规格0402占地面积的表面安装微型发光二极管元件。在该元件中，在一个塑料薄膜2上构成两个外部电接头3、4，该塑料薄膜例如用聚酰亚胺(PI)或聚萘二甲酸乙二醇酯(PEN)制成。该塑料薄膜的厚度大约为50微米或不到50微米。发光二极管芯片1固定在塑料薄膜2的第一主面22上并在该处用设置在第一主面22上的芯片封装5进行封装。
芯片封装5最好用一种透明的塑料制成，优先为一种可借助于注塑或压铸进行加工的无填料的透明环氧树脂材料。
两个外部电接头3、4分别由薄膜2的第一主面22上的第一金属化区域31、32和薄膜2的第二主面23上的第二金属化区域41、42以及至少一个通过薄膜2的金属导电体314、324组成，该金属导电体电接头第一金属化区域31、32与相应的第二金属化区域41、42。
金属化区域31、32、41和42分别具有多层，并从薄膜2看去依次为一层具有铜或铜基合金的导电层和一层具有镍或镍基合金的阻挡层。在该阻挡层上涂敷一层具有金或金基全金的连接层来改善可键合性或可焊接性。所谓铜基合金、镍基合金或金基合金是指其性能主要由铜、镍或金来决定的全部合金。
另一种方案是，从塑料薄膜2看去，位于芯片侧的金属化区域31和32优先具有一层铜层，铜层上是一层镍层，镍层上又涂敷一层NiP层(含磷量例如介于5％和15％之间，最好8％)。NiP层最好比Ni层具有更高的反射性并至少接近于Ni层那样好的可键合性。此外，它最好比Ni层具有明显小的色变性(氧化)。为了特别是实现制造过程的尽可能少的处理步骤，位于背面的金属化区域41和42从塑料层2看出最好具有相同的层序列。为了提高位置稳定性，最好在NiP层上涂敷一层金层。
导电层的厚度介于5微米(含5微米)和25微米(含25微米)之间。
发光二极管芯片1用一种良导热连接材料固定在电连接区31上，且相应的外部电接头31、314、41这样设计，使之可作为发光二极管芯片的热连接用。发光二极管芯片既可用其衬底侧(亦即上边向上安装)又可用其处延层侧(亦即上边向下安装或倒装芯片)安装到相应的电连接区31上。连接材料例如是一种足够导热的粘接剂或金属焊料。
芯片封装5最好在一个边缘区52朝其侧边缘去的垂直于薄膜的方向看去具有比至少跨越半导体芯片1和到发光二极管芯片1的一或多根引线丝6的中心区51的厚度小的厚度，这在图1中用虚线53、54表示并可从图5、6和7中一目了然。
表面安装发光二极管元件的横向尺寸最大为0.5毫米×1毫米，元件高度小于或等于0.4毫米，最好小于或等于0.35微米。
为了实现发射混合色光的发光二极管元件或为了把由发光二极管芯片发射的辐射的紫外线部分转换成可见光，封装材料可掺入一种发光材料，该发光材料吸收由发光二极管芯片发射的电磁辐射的至少一部分并发射波长大于吸收辐射的电磁辐射。
如图7可以看出，外部电接头3、4的对应端分别呈S形延伸，且一端的凸起部分伸入另一端的凹进部分，导电体314、315分别布置在呈S形延伸的端部的一个凸起部分中。
根据实施例同时制作多个表面安装半导体器件的方法是首先制备一条薄膜条200，该薄膜条两侧具有这样结构化的并借助于金属引线穿通该薄膜条接通的导电层203、204，使一个矩阵201由许多并排布置的元件区域202构成。具有正面金属化结构203的薄膜条200的正面如图2所示，具有背面金属化结构204的薄膜条200的背面如图3所示。在图2和3的一段放大图中用点画线202表示一个元件区域。元件区域202的每一个区域在薄膜条200的正面和背面分别具有一个金属化结构203、204，它们与导电体314、324(见图7)一起构成第一外部电触点3和第二外部电触点4。
在每个元件区域202中，在薄膜条2的第一主面23和第二主面24上构成两个外部电接头3(＝31/314/41)和4(＝32/324/42)(见图1)，其中在第一主面22上的每个连接面31、23借助于至少一个穿通薄膜条2的电引线314、324与第二主面23上的连接面41、42之一进行电连接。
在这些元件区域的每个区域上设置一个发光二极管芯片1，即直接设置在结构化的金属化区域31上。发光二极管芯片1和金属层31之间的连接借助于一种导电和导热的粘接剂来实现，该粘接剂使发光二极管芯片1的背面接触与外部电接头3的金属层31实现电和热连接。然后每个发光二极管芯片1的正面接触分别借助于一根引线丝6与相应的外部电接头4的金属层32连接。
在这种芯片安装和连接过程的下一个步骤中，把配有发光二极管芯片1的带有许多发光二极管芯片1的矩阵201嵌入压铸模500中(见图4)。在这个压铸模500中至少构成一个空穴501，该空穴跨越该矩阵201的全部半导体芯片1并只在薄膜条上方的发光二极管芯片1的一侧留出封装材料的空隙。然后最好借助于一个薄膜浇口从该空穴的一侧把封装材料浇入该空穴中。空穴501具有许多凹槽502，它们在压铸时分别定位在一个芯片1上方。所以，芯片封装5的厚度在发光二极管芯片1和引线丝6的区域内大于矩阵201其他区域的厚度。在矩阵201从压铸模中取出后，封装材料具有许多并排排列的凸部51，所以，该矩阵总体上在封装后具有类似于巧克力条状的结构(见图6和7)。
这个方案的优点已在说明书的一般部分中进行了说明，即它可减少封装材料在固化过程中该矩阵的拱起。
在封装材料50至少部分固体后，模塑的发光二极管矩阵201从压铸模500取出，并最好用薄膜条200的背面放置在一个粘接薄膜400上(见图5)。放置在一个粘接条400上的目的是，使该矩阵201在稍后分割成单个发光二极管元件的过程中和以后保持粘接。
该矩阵201的分割是在元件区域202之间即在凸部51之间的沟槽52内借助于芯片封装材料和结构化的金属化层203、204的薄膜条200的切断来实现的。为此可用常规的方法例如锯削、激光切削或喷射流切削。
为了改善封装材料50和薄膜条200之间的粘附性，在薄膜条200和/或导电层203、204上涂敷一种尤其是用聚酰亚胺制成的面漆形式的增附剂。该增附剂最好涂敷到矩阵201的全部区域，发光二极管芯片1安装和接触到相应外部电接头3上的芯片安装区域除外，以及引线丝6和相应外部电接头4连接的引线安装区域除外。
在该方法的一个有利的方案中，结构化的金属化层203、204嵌入压铸模500之前放上一层辅助薄膜，该辅助薄膜具有类似于或大于封装材料的热膨胀系数。这样，该辅助薄膜就可消除在矩阵201模塑后由于封装材料50在其固化和/或冷却过程中比薄膜条200大的收缩所引起的该矩阵的拱起。随后在分割时，该辅助薄膜则起上述粘接薄膜的作用。
消除由于封装材料和薄膜条的不同热膨胀和/或材料收缩引起的机械变形而使该矩阵拱起的另一措施是在矩阵201外面设置孔、凹槽和/或缝隙210。
另一种或附加的措施是使用一种热膨胀系数接近于封装材料50的材料来制作薄膜条200。
此外，出于相同的原因，又一个可供选择的或附加的措施是使用波纹状的压铸模，在这种压铸模中，在封装材料50浇入空穴501的过程中，从发光二极管芯片1的一侧看去，矩阵201呈凸起弯曲。
当然，结合实施例进行的本发明的说明不能理解成本发明局限于这个实施例。确切地说，在说明书的上述一般部分中、在附图中和在权利要求中公开的本发明的诸多特征不仅单独地而且业内人士作为适当出现的组合对本发明的实现都是重要的。
权利要求
1.可表面安装的半导体器件，具有一个半导体芯片(1)、至少两个与半导体芯片(1)的至少两个电触点导电连接的外部电接头(3、4)和一个芯片封装(5)，其中-两个外部电接头(3、4)在一个薄膜(2)上构成，该薄膜具有小于或等于100微米的厚度；-半导体芯片(1)固定在薄膜(2)的第一主面(22)上；-芯片封装(5)设置在第一主面(22)上。
2.按权利要求1的半导体器件，其中芯片封装(5)借助于一种压铸法来制成。
3.按权利要求1或2的半导体器件，其中两个外部电接头(3、4)分别由一个在薄膜(2)的第一主面(22)上的第一电连接区(31、32)、一个在薄膜(2)的第二主面(23)上的第二电连接区(41、42)和至少一个穿通薄膜(2)的电引线(314、324)构成，该电引线电连接第一连接区(31、32)和相应的第二连接区(41、42)。
4.按权利要求3的半导体器件，其中电连接区(31、32、41、42)是在薄膜(2)上结构化的金属层。
5.按权利要求4的半导体器件，其中上述金属层由多层构成，并从薄膜(2)看出的层序列为一层具有铜或铜基合金的导电层和一层具有镍或镍基合金的阻挡层。
6.按权利要求5的半导体器件，其中在该阻挡层上涂敷一层具有金或金基合金的连接层来改善可键合性和可焊接性。
7.按权利要求5的半导体器件，其中该导电层具有介于5微米和25微米之间包括5微米和25微米的厚度。
8.按权利要求3至7至少一项的半导体器件，其中半导体芯片(1)用一种良导热连接材料固定在两个第一电连接区(31、32)之一上，且相应的外部电接头(31、314、41)这样设计，使之可作为半导体芯片(1)的热接头用。
9.按前述权利要求至少一项的半导体器件，其中芯片封装(5)在一个其中部周围包括至少半导体芯体(1)和必要时一根或多根引到该半导体芯片的引线丝(6)的区域(51)内，从垂直于薄膜(2)的方向看去，厚度大于向其边缘方向的第二区域(52)。
10.按前述权利要求至少一项的半导体器件，其中横向尺寸最大为0.5毫米×1毫米，器件高度小于或等于0.4毫米。
11.按前述权利要求至少一项的半导体器件，其中半导体芯片(1)是一个发光二极管芯片，芯片封装(5)用一种电磁辐射能穿透的材料制成，特别是具有一种电磁辐射能穿透的塑料。
12.按权利要求11的半导体器件，其中这种电磁辐射能穿透的材料含有一种发光材料，该发光材料至少吸收由该发光二极管芯片发射的电磁辐射的一部分并发射不同于吸收辐射的波长的电磁辐射。
13.按权利要求11的半导体器件，其中电磁辐射能穿透的上述材料是一种无填料的透明塑料。
14.按前述权利要求至少一项的半导体器件，其中薄膜(2)的厚度为50微米或小于50微米。
15.按前述权利要求至少一项的半导体器件，其中薄膜(2)是一种塑料薄膜。
16.按权利要求15的半导体器件，其中薄膜(2)具有聚酰亚胺或聚萘二甲酸乙二酸酯。
17.按权利要求4或按权利要求5至16至少一项在引用权利要求4时的半导体器件，其中外部电接头(3、4)的相对的端部分别呈S形延伸，且导电体(314、315)分别布置在S形延伸的端部的凸起部分。
18.同时制作多个分别具有至少一个半导体芯片(1)、至少两个与半导体芯片(1)的至少两个电触点导电连接的外部电接头(3、4)和一个芯片封装(5)的可表面安装半导体器件的方法，包括如下步骤a)制备一条薄膜条(200)，该薄膜条两侧具有这样结构化的和穿通该薄膜条接通的导电层(203、204)，使一个矩阵(201)由许多并排布置的元件区域(202)构成，这些元件区域分别包括至少两个外部电接头(3、4)的导电层(203、204)的结构化；b)在元件区域(202)的每个区域上分别设置至少一个半导体芯片(1)，半导体芯片(1)与相应的外部电接头(3、4)进行电连接；c)将区段(201)嵌入一个压铸模(500)中，在该压铸模中，为一个矩阵(201)设置唯一的一个跨越矩阵(201)的全部半导体芯片(1)的并在该处基本上只在半导体芯片(1)的一侧构成空腔的空穴(501)；d)将封装材料(50)浇入空穴(501)中；e)封装材料(50)至少部分固化，并从压铸模(500)取出矩阵(201)；f)在元件区域(202)之间借助于封装材料和结构化的导电层(203、204)的薄膜条(200)的切断将矩阵(201)分割成单个半导体元件。
19.按权利要求18的方法，其中空穴(501)具有许多凹坑(502)，它们在压铸时分别位于半导体芯片(1)上方，所以在半导体芯片(1)和必要时一根或多根引到半导体芯片(1)的引线区域(6)的区域内的封装材料的厚度大于空穴(501)其他区域的厚度。
20.按权利要求19的方法，其中在矩阵(201)的每个半导体芯片(1)上方这样设置一个隔开的凹坑(502)，使封装材料在步骤e)后具有许多并排的凸部(51)，特别是状如巧克力条的结构。
21.按权利要求20的方法，其中矩阵(201)的分割是在凸部(51)之间的沟槽(52)内借助于封装材料和结构化的导电层(203、204)的薄膜条(200)的切断来实现的。
22.按权利要求18至21至少一项的方法，其中在封装材料(50)浇入空穴(501)之前，在薄膜(2)和/或导电层(203、204)上涂敷增附剂。
23.按权利要求22的方法，其中增附剂被涂敷到全部的元件区域(202)上，固定半导体芯片(1)的芯片安装区和必要时固定引线(6)的一个或多个引线安装区除外。
24.按权利要求18至23至少一项的方法，其中封装材料(50)借助于薄膜浇口从侧面浇入空穴(501)中。
25.按权利要求18至24至少一项的方法，其中带有结构化导电层(203、204)的薄膜条(200)嵌入压铸模(500)之前放上一层辅助薄膜。
26.按权利要求25的方法，其中该辅助薄膜具有类似于或大于封装材料的热膨胀系数，这样，它就能基本上消除在矩阵(201)模塑后由于封装材料(50)在其固化和/或冷却过程中比薄膜条(200)大的收缩所引起的该矩阵的拱起。
27.按权利要求18至26至少一项的方法，其中为了减少由于不同的热膨胀和/或材料收缩所引起的机械变形，矩阵(201)以外的薄膜条设置有孔、凹槽和/或缝隙(210)。
28.按权利要求18至27至少一项的方法，其中薄膜条(200)用一种热膨胀系数接近于封装材料(50)的材料制成。
29.按权利要求18至28至少一项的方法，其中使用一种波纹状的压铸模，在这种压铸模中，在封装材料(50)浇入空穴(501)的过程中，从半导体芯片(1)的侧面看去，矩阵(201)呈凸起弯曲。
30.按权利要求18至29至少一项的方法，其中该区段在步骤f)之前放在薄膜上。
31.按权利要求18至30至少一项的方法，其中在步骤f)时，使用锯削、激光切削和液体喷射流切削的至少一种方法。
全文摘要
表面安装的半导体器具有一个半导体芯片(1)、至少两个与半导体芯片(1)的至少两个电触点导电连接的外部电接头(3、4)和一个芯片封装(5)。其中两个外部电接头(3、4)设置在一个厚度小于或等于100微米的薄膜(2)上。半导体芯片(1)固定在薄膜(2)的第一主面(22)上，芯片封装(5)设置在第一主面(22)上。本发明还提出这种器件的一种制造方法。
文档编号H01L23/48GK1672260SQ03818408
公开日2005年9月21日 申请日期2003年7月7日 优先权日2002年7月31日
发明者G·博纳, J·E·索尔格, G·魏特尔 申请人:奥斯兰姆奥普托半导体有限责任公司