专利名称：半导体器件及其制造方法
技术领域：
本发明涉及半导体器件及其制造方法，更具体地说，本发明涉及一种包括低介电常数材料的层间绝缘膜的半导体器件和该半导体器件的制造方法。
背景技术：
在半导体器件制造工艺中，在一片半导体晶片上形成许多元件，并将半导体晶片沿切割线(dicing lines)切成离散的LSI(大规模集成电路)芯片。在沿切割线的侧壁上，暴露许多层间绝缘膜的界面，这些膜是在形成元件的过程中放置的。这些界面常常是水分侵入的通道，产生半导体器件的诸如误操作及破裂等问题，损害其可靠性。切割时的应力，以及由于层间绝缘膜和密封树脂之间热膨胀系数的不同而产生的应力等在层间绝缘膜上产生裂缝，而这些裂缝常常是水分侵入的通道。
在切割线内，沿所有边界设有包围每个LSI芯片的结构，由此防止水分通过层间绝缘膜的界面侵入，并防止层间绝缘膜中的裂缝延伸到芯片内。这样的结构由与形成内部电路的互连层相同的层形成的虚拟图案层所形成，常常叫做防护环、密封环、防潮环等等。例如，日本公开的未实质审查的专利申请No.2000-232081、日本公开的未实质审查的专利申请No.2000-232104、日本公开的未实质审查的专利申请No.2000-232105、日本公开的未实质审查的专利申请No.2000-277465、日本公开的未实质审查的专利申请No.2000-277713、日本公开的未实质审查的专利申请No.2001-053148、日本公开的未实质审查的专利申请No.2001-168093、日本公开的未实质审查的专利申请No.2002-134506等描述了用于防止水分侵入和裂缝的结构。
另一方面，由于半导体器件的规模更大了，而且集成程度更高了，随着一代代的过去，已经削弱了互连的设计规则。传统上，通过沉积导电材料，以及通过光刻和干蚀刻将沉积的导电材料图案化来形成互连层，但随着一代代的过去，它具有技术上的局限。作为一种取代传统的互连层形成工艺的新的形成工艺，所谓的镶嵌(damascene)工艺正在越来越多地使用，其中，在层间绝缘膜中形成凹槽图案和孔图案，并将导电材料埋入凹槽和孔中。镶嵌工艺可以形成诸如难以进行反应蚀刻的铜等低电阻材料的互连层，并且对形成具有微粒化图案的低电阻互连层非常有效。
由于互连层更加微粒化，互连的间距更小。由层间绝缘膜形成的寄生电容的增加是阻碍半导体器件加速的一个因素。研究了与传统使用的二氧化硅膜和氮化硅膜相比具有更低介电常数的有机绝缘材料(低介电常数材料)的使用。道尔化学公司(Dow Chemical Company)的一种叫做“SiLK”(注册商标)的有机聚合物，该聚合物是有机SOG(Spin-onGlass，旋涂玻璃)材料，以及霍尼威尔电子材料公司(HoneywellElectronic Materials)的一种叫做“FLARE”(注册商标)的有机聚合物等都是公知的有机绝缘材料。
诸如上述有机绝缘材料等低介电常数材料与具有硅氧烷键的传统材料有很大不同，所述传统材料在诸如杨氏模量、硬度和热膨胀系数等物理特性上是以二氧化硅膜为基础的。一般地说，为了得到低介电常数，必须改变材料内部的结构，如原子或分子的结构。当原子间距离或分子间距离更大时，可以降低介电常数，但原子间距离或分子间距离的增大导致键强度的降低。因此，与具有以具有硅氧烷键的传统二氧化硅膜为基础的绝缘材料的层间绝缘膜的界面相比，当用低介电常数材料形成多级互连结构时，层间绝缘膜的界面中的粘附力降低了，而且层间绝缘膜自身的机械强度也降低了。
因此，已经发现与包括传统绝缘材料的半导体器件相比，具有由低介电常数材料形成的层间绝缘膜的半导体器件的机械强度更低，并具有由甚至在传统结构的制造过程中都无关紧要的机械应力产生的裂缝和剥落。
例如，在双重镶嵌工艺中，在用于将层间绝缘膜平面化并填充铜互连层的CMP(化学机械抛光)中，常常由施加在层间绝缘膜之间的界面上和施加在层间绝缘膜内部的机械应力引起裂缝和剥落。
在防护环、电感器等层叠的剧烈弯曲的互连结构上，处理期间的热应力和安装后来自封装的应力倾向于集中起来，常常从图案角附近的部分造成层间绝缘膜的裂缝。
由于引线接合(wire bonding)和突起(bump)的形成，应力集中在衬垫(pad)的互连材料上，而机械应力常常在衬垫较高或较低的部分中造成裂缝。
在冗余电路的熔丝电路区域，当激光切割金属熔丝时，常常由激光的热冲激引起裂缝。
在层间绝缘膜中产生的裂缝不损害器件功能。但是，裂缝在器件使用期间延伸，常常造成可靠性上的严重问题。为解决该问题，希望有能够有效防止使用低介电常数材料的半导体器件中的裂缝和剥落的结构和制造方法。
发明内容
本发明的目的是提供一种半导体器件，包括低介电常数材料的层间绝缘膜，该膜可以有效地防止由机械或热应力引起的在层间绝缘膜之间的界面或层间绝缘膜中的裂缝和剥落，以及提供一种用于制造所述半导体器件的方法。
根据本发明的一个方面，提供了一种半导体器件，包括在半导体衬底上面形成的第一绝缘膜；在所述第一绝缘膜上面形成的第二绝缘膜；埋在所述第一绝缘膜中和所述第二绝缘膜中的互连结构；第一导电层的第一虚拟图案(dummy pattern)，埋在至少所述第一绝缘膜的表面侧中，接近所述互连结构；和由第二导电层形成的第二虚拟图案，埋在所述第二绝缘膜中，接近所述互连结构，并通过通路部分(via portion)与所述第一虚拟图案相连接。
根据本发明的另一个方面，提供了一种半导体器件，包括绝缘结构，具有多个在半导体衬底上面形成的绝缘膜；互连结构，由多个埋在所述绝缘结构中的导电层形成；和多个虚拟图案，由与形成所述互连结构的导电层相同的导电层形成，并埋在至少各绝缘膜的表面侧中，所述互连结构附近的虚拟图案通过通路部分彼此相连接。
根据本发明的另一个方面，提供了一种用于制造半导体器件的方法，包括以下步骤在半导体衬底上面形成第一绝缘膜；在至少所述第一绝缘膜的表面侧埋入第一互连图案，和在所述第一互连图案附近形成并由与所述第一互连图案相同的导电层形成的第一虚拟图案；在其中埋有所述第一互连图案和所述第一虚拟图案的第一绝缘膜上面形成第二绝缘膜；以及在所述第二绝缘膜中埋入通过通路部分与所述第一互连图案相连接的第二互连图案，和在所述第二互连图案附近形成，由与所述第二互连图案相同的导电层形成并通过通路部分与所述第一虚拟图案相连接的第二虚拟图案。
根据本发明，在诸如防护环、衬垫、电感器等可能在层间绝缘膜之间的界面和层间绝缘膜中引起裂缝和剥落的互连结构附近，设有与形成所述互连结构相同的导电层的虚拟图案，并且沿厚度方向设置的虚拟图案通过通路部分彼此互连，由此可以将互连的虚拟图案附近的层间绝缘膜加固。这样，就可以防止由机械或热应力引起的在层间绝缘膜之间的界面或层间绝缘膜中的裂缝和剥落的产生。
图1是在半导体芯片上形成的互连结构的平面图；图2是根据本发明第一实施例的半导体器件的平面图，示出了其结构；图3是根据本发明第一实施例的半导体器件的图解剖视图，示出了其结构；图4A-4D、5A-5D、6A-6D、7A-7D、8A-8D和9A-9C是根据本发明第一实施例的半导体器件在其制造方法的步骤中的剖视图，示出了该方法；图10A是根据本发明第二实施例的半导体器件的平面图，示出了其结构；图10B是根据本发明第二实施例的半导体器件的图解剖视图，示出了其结构；图11A是根据本发明第三实施例的半导体器件的平面图，示出了其结构；图11B是根据本发明第三实施例的半导体器件的图解剖视图，示出了其结构。
具体实施例方式
第一实施例以下参考图1到9C，对根据本发明第一实施例的半导体器件及其制造方法进行说明。
图1是在半导体芯片上形成的互连结构的平面图。图2是根据本实施例的半导体器件的平面图，示出了其结构。图3是根据本实施例的半导体器件的图解剖视图，示出了其结构。图4A-9C是根据本实施例的半导体器件在其制造方法的步骤中的剖视图，示出了该方法。
首先参考图1至3，说明根据本实施例的半导体器件的结构。
在半导体晶片上设有多个半导体芯片区域1。在半导体芯片区域1中每一个的边缘设有防护环2，防护环2包围着半导体芯片区域1的内部电路区域。在防护环2所包围的内部电路区域中设有冗余电路的熔丝电路区域3。在熔丝电路区域3的边缘设有防护环4，防护环4包围着熔丝电路区域3。在内部电路区域中设有电感器5。用于将半导体芯片与外部电路电连接的衬垫6布置在内部电路区域的边缘。
如上所述，在半导体晶片上形成的这些结构常常是由机械应力或热应力在层间绝缘膜之间的界面和层间绝缘膜中引起裂缝和剥落的原因。在本实施例中，将通过例子对一种可以防止由这些结构引起的层间绝缘膜损坏的半导体器件结构进行说明，在该例子中，将本发明应用于布置在半导体芯片边缘的防护环附近的结构。
图2是图1所示的半导体芯片左上角的放大的平面图。
如图2所示，防护环2由环形图案的层结构所形成，所述环形图案中的每一个都具有通路部分2a和在通路部分2a上形成的互连部分2b。环形图案由与在内部电路区域中形成的互连层相同的导电层所形成，在本说明书中，为方便起见，将环形图案的组成部分称为通路部分和互连部分(或互连图案)。
在防护环2周围形成虚拟图案7。虚拟图案7用于降低抛光量的平面内差异，例如由铜的过度抛光引起的凹陷，或者在通过双重镶嵌工艺形成互连层的CMP中由层间绝缘膜的过度抛光引起的腐蚀。防护环2附近的虚拟图案7中的每一个都具有通路部分7a和互连部分7b。
图3是根据本实施例的半导体器件的图解剖视图，而且是沿图2中的线A-A’的剖视图。
如图3所示，在硅衬底10上形成器件隔离膜12。在其上形成有器件隔离膜12的硅衬底10上，形成每个都包括栅极14和源/漏扩散层16的MOS晶体管。在其上形成有MOS晶体管的硅衬底上，形成其中埋有接触插件22的层间绝缘膜18。
在层间绝缘膜18上，形成SiC膜/SiLK膜/SiC膜的层结构的层间绝缘膜24。在层间绝缘膜24中，将互连层38a埋在内部电路区域中，将虚拟图案38b埋在虚拟图案区域中，并将环形图案38c埋在防护环区域中。互连层38a、虚拟图案38b和环形图案38c由相同的导电层形成。在层间绝缘膜24上，形成与层间绝缘膜24的层结构相同的层间绝缘膜40、44、48。在层间绝缘膜40中，和在层间绝缘膜24中一样，埋入互连层42a、虚拟图案42b和环形图案42c。在层间绝缘膜44中，和在层间绝缘膜24中一样，埋入互连层46a、虚拟图案46b和环形图案46c。在层间绝缘膜48中，和在层间绝缘膜24中一样，埋入互连层50a、虚拟图案50b和环形图案50c。
在层间绝缘膜48上，形成SiOC膜/SiC膜/SiOC膜/SiC膜的层结构的层间绝缘膜52。在层间绝缘膜52中，和在层间绝缘膜24中一样，埋入互连层64a、虚拟图案64b和环形图案64c。在层间绝缘膜52上，形成与层间绝缘膜52的层结构相同的层间绝缘膜66、70、74。在层间绝缘膜66中，和在层间绝缘膜24中一样，埋入互连层68a、虚拟图案68b和环形图案68c。在层间绝缘膜70中，和在层间绝缘膜24中一样，埋入互连层72a、虚拟图案72b和环形图案72c。在层间绝缘膜74中，和在层间绝缘膜24中一样，埋入互连层76a、虚拟图案76b和环形图案76c。
在层间绝缘膜74上，形成SiO2膜/SiC膜/SiO2膜/SiC膜的层结构的层间绝缘膜78。在层间绝缘膜78中，和在层间绝缘膜24中一样，埋入互连层80a、虚拟图案80b和环形图案80c。在层间绝缘膜78上，形成与层间绝缘膜78的层结构相同的层间绝缘膜82。在层间绝缘膜82中，和在层间绝缘膜24中一样，埋入互连层84a、虚拟图案84b和环形图案84c。
在层间绝缘膜82上，形成SiO2膜/SiC膜的层结构的层间绝缘膜86。在层间绝缘膜86中，埋入接触插件88。在层间绝缘膜86上形成环形图案90c，环形图案90c与接触插件88相连接。在其上形成有环形图案90c的层间绝缘膜86上，形成SiN膜/SiO2膜的层结构的覆盖膜92。
防护环区域是包围内部电路区域的环状区域，防护环2形成在此区域内。在根据本实施例的半导体器件中，防护环2由在防护环区域内形成并沿厚度方向相连接的接触插件22，环形图案38c、42c、46c、50c、64c、68c、72c、76c、80c、84c，接触插件88和环形图案90c的层结构形成。
虚拟图案区域是形成虚拟图案以降低抛光量的平面内差异的区域，所述抛光量的平面内差异是例如由铜的过度抛光引起的凹陷，或者在通过双重镶嵌工艺形成互连层的CMP中由层间绝缘膜的过度抛光引起的腐蚀。在虚拟图案区域内，各层的虚拟图案由与设置和它们相关联的互连层的相同的导电层形成，使得晶片平面内图案密度均匀。如图2所示，在虚拟区域内，以矩形的形状周期性地形成虚拟图案7。
此处，根据本实施例的半导体器件的特征在于，沿膜厚度方向相邻的虚拟图案彼此相连接，由此增加了机械强度，特别是互连虚拟图案周围的层间绝缘膜沿膜厚度方向的强度。这样，就可以防止由层间绝缘膜之间的界面中或层间绝缘膜中产生的应力引起的层间绝缘膜中的裂缝和剥落的产生。
根据本申请的发明人所进行的研究，布置在距离防护环大约10μm的虚拟图案通过通路部分彼此互连，由此可以抑制处理期间裂缝的产生、装配(引线接合或连接突起)时的裂缝和激光熔断熔丝时裂缝的延伸。
然后，参考图4A至9C对根据本实施例的半导体器件的制造方法进行说明。
首先，在硅衬底10上，通过例如STI(浅槽隔离)等方法来形成用于确定器件区域的器件隔离膜12。
然后，在其上形成有器件隔离膜12的硅衬底10上，用与通常的MOS晶体管形成方法相同的方法形成每个都包括栅极14和源/漏扩散层16的MOS晶体管(图4A)。
然后，在其上形成有MOS晶体管的硅衬底10上，通过例如CVD(化学气相沉积)等方法形成例如700nm厚的二氧化硅膜，以形成二氧化硅膜的层间绝缘膜18。
然后，通过例如CMP等方法将层间绝缘膜18的表面抛光，以使层间绝缘膜18的表面平整。
接着，在层间绝缘膜18中形成接触孔，深到硅衬底10。在防护环区域内形成的接触孔20具有包围内部电路区域的环形凹槽图案。
接着，通过例如CVD等方法形成例如15nm厚的Ti(钛)膜、例如10nm厚的TiN(氮化钛)膜和例如250nm厚的W(钨)膜。
然后，通过CMP方法水平地去除W膜、TiN膜和Ti膜，直到暴露层间绝缘膜18的表面，以形成埋在接触孔20中，并由Ti膜、TiN膜和W膜形成的接触插件22(图4B)。
接着，通过例如CVD等方法，在其中埋有接触插件22的层间绝缘膜18上沉积例如30nm厚的SiC膜24a。
接着，通过例如旋转涂敷(spin coating)等方法，在SiC膜24a上形成例如450nm厚的SiLK膜24b。
然后，通过例如CVD等方法，在SiLK膜24b上形成例如30nm厚的SiC膜24c。
这样，形成了SiC膜24c/SiLK膜24b/SiC膜24a的层结构的层间绝缘膜24(图4C)。SiC膜24a、24c作为蚀刻阻止膜和铜的扩散防止膜。
然后，在层间绝缘膜24上，通过光刻形成暴露要在其中形成互连层、虚拟图案和环形图案的区域的光刻胶膜26(图4D)。
然后，以光刻胶膜26为掩膜，对SiC膜24c进行各向异性蚀刻(图5A)。
然后，在去除光刻胶膜26之后，通过光刻形成暴露要在其中形成通路孔(via hole)的区域的光刻胶膜28。光刻胶膜28在虚拟图案区域，暴露要在其中形成用于将防护环区域附近的虚拟图案沿膜厚度方向互连的通路孔的区域；在防护环区域，暴露要在其中形成用于将环形图案与接触插件22相连接的凹槽形通路孔的区域(图5B)。
接着，以光刻胶膜28为掩膜，对SiLK膜24b进行蚀刻。控制此蚀刻的蚀刻时间，使得蚀刻在SiLK膜24b的中心附近停止(图5C)。
然后，在去除光刻胶膜28之后，以SiC膜24c为掩膜，对SiLK膜24b和SiC膜24a进行蚀刻，以在层间绝缘膜24中形成用于将互连层的通路部分埋入的通路孔30a和互连凹槽32a、用于将虚拟图案埋入的通路孔30b和凹槽32b、以及用于将环形图案埋入的通路孔30c和凹槽32c(图5D)。
接着，通过例如溅镀等方法来沉积例如20nm厚的TaN(氮化钽)屏障金属34和例如80nm厚的Cu(铜)膜36a(图6A)。
然后，以Cu膜36a为种子，通过电镀进一步在Cu膜36a上沉积Cu膜，以形成总共900nm厚的Cu膜36(图6B)。
接着，通过CMP方法水平地去除Cu膜36和屏障金属34，直到暴露层间绝缘膜24的表面，以形成埋在通路孔30a和互连凹槽32a中的互连层38a、埋在通路孔30b和凹槽32b中的虚拟图案38b和埋在通路孔30c和凹槽32c中的环形图案38c(图6C)。
接着，重复图4C至图6C所示的步骤，以形成埋在层间绝缘膜40中的互连层42a、虚拟图案42b和环形图案42c，埋在层间绝缘膜44中的互连层46a、虚拟图案46b和环形图案46c，埋在层间绝缘膜48中的互连层50a、虚拟图案50b和环形图案50c(图6D)。
此时，环形图案附近的虚拟图案通过通路孔与较低层中的虚拟图案相连接。这样就增加了虚拟图案之间沿膜厚度方向的机械强度，由此可以防止由CMP处理中的机械应力引起的在环形图案附近的层间绝缘膜中的裂缝和剥落的产生。
接着，通过例如CVD等方法，在层间绝缘膜48上按顺序沉积例如50nm厚的SiC膜52a、例如500nm厚的SiOC膜52b、例如50nm厚的SiC膜52c、例如400nm厚的SiOC膜52d和例如50nm厚的SiC膜52e，以形成SiC膜52e/SiOC膜52d/SiC膜52c/SiOC膜52b/SiC膜52a的层结构的层间绝缘膜52(图7A)。SiC膜52a、52c、52e作为蚀刻阻止膜和铜的扩散防止膜。
在图7A及其后的图中，省略了层间绝缘膜44之下的结构。
然后，通过光刻形成暴露要在其中形成通路孔的区域的光刻胶膜54。光刻胶膜54在虚拟图案区域，暴露要在其中形成用于将邻近防护环区域的虚拟图案沿膜厚度方向互连的通路孔的区域；在防护环区域，暴露要在其中形成用于将环形图案与环形图案50c相连接的凹槽状通路孔的区域(图7B)。
然后，以光刻胶膜54为掩膜，对SiC膜52e、SiOC膜52d、SiC膜52c和SiOC膜52b进行蚀刻，以开启用于将互连层互连的通路孔56a、用于将虚拟图案互连的通路孔56b，并开启用于将环形图案互连的凹槽形通路孔56c，深到SiC膜52a(图7C)。
接着，去除光刻胶膜54。
然后，通过例如旋转涂敷等方法涂上不感光树脂58，然后将层间绝缘膜52上的不感光树脂58溶解掉，在通路孔56a、56b、56c中部分遗留(图7D)。不感光树脂58作为后续步骤中通路(via)的保护膜。
然后，通过光刻在其中埋有不感光树脂58的层间绝缘膜52上形成暴露要在其中形成互连层、虚拟图案和环形图案的区域的光刻胶膜60(图8A)。
然后，以光刻胶膜60为掩膜，并以SiC膜52c为阻止物，对SiC膜52e和SiOC膜52d进行各向异性蚀刻，以在SiOC膜52d和SiC膜52e中形成用于将互连层埋入的互连凹槽62a、用于将虚拟图案埋入的凹槽62b和用于将环形图案埋入的凹槽62c(图8B)。
接着，在将不感光树脂58和光刻胶膜60一起去除之后(图8C)，对SiC膜52a、52c、52e进行各向异性蚀刻，以去除SiC膜52e，并开启深到互连层50a的通路孔56a、深到虚拟图案50b的通路孔56b、深到环形图案50c的通路孔56c和深到SiOC膜52b的互连凹槽62a和凹槽62b、62c(图8D)。
接着，以与例如图6A至6C所示相同的方式，形成埋在通路孔56a中的互连层64a和互连凹槽62a、埋在通路孔56b和凹槽62b中的虚拟图案64b、以及埋在通路孔56c和凹槽62c中的环形图案64c(图9A)。
此时，环形图案附近的虚拟图案通过通路孔与较低层中的虚拟图案相连接。这样就增加了虚拟图案之间沿膜厚度方向的机械强度，由此可以防止由CMP处理中的机械应力引起的在环形图案附近的层间绝缘膜中的裂缝和剥落的产生。
接着，重复图7A至图9A所示的步骤，以形成埋在层间绝缘膜66中的互连层68a、虚拟图案68b和环形图案68c，埋在层间绝缘膜70中的互连层72a、虚拟图案72b和环形图案72c，埋在层间绝缘膜74中的互连层76a、虚拟图案76b和环形图案76c(图9B)。
然后，重复图7A至9A所示的步骤，用SiO膜代替SiOC膜来形成埋在层间绝缘膜78中的互连层80a、虚拟图案80b和环形图案80c，埋在层间绝缘膜82中的虚拟图案84b和环形图案84c。
接着，在层间绝缘膜82上，沉积例如50nm厚的SiC膜86a和例如500nm厚的SiO膜86b，以形成SiO膜/SiC膜的层结构的层间绝缘膜86。
然后，以与例如图4B所示相同的方式，形成埋在层间绝缘膜86中的接触插件88。
接着，通过例如溅镀等方法，在其中埋有接触插件88的层间绝缘膜86上沉积例如100nm厚的TiN膜、例如900nm厚的Al(铝)膜和例如50nm厚的TiN膜。
接着，通过光刻和干蚀刻，对TiN膜/Al膜/TiN膜的层结构进行图案化，以形成互连层(未示出)、衬垫(未示出)、环形图案90c等。
接着，在其上形成有环形图案90c等的层间绝缘膜86上，通过例如CVD等方法形成例如1200nm厚的SiO膜92a和例如400nm厚的SiN膜，以形成SiN膜/SiO膜的层结构的覆盖膜(图9C)。
如上所述，根据本实施例，防护环附近的虚拟图案沿膜厚度方向互连，由此将互连的虚拟图案附近的层间绝缘膜加固。这样，可以防止由机械或热应力引起的在层间绝缘膜之间的界面或层间绝缘膜中的裂缝和剥落的产生。
第二实施例参考图10A和10B，对根据本发明第二实施例的半导体器件及其制造方法进行说明。本实施例中与图1至9C所示的根据第一实施例的半导体器件及其制造方法相同的部分用相同的标号表示，以不重复或简化其说明。
图10A是根据本实施例的半导体器件的平面图，示出了其结构。图10B是根据本实施例的半导体器件的剖视图，示出了其结构。
如图10B所示，在衬底100上形成层间绝缘膜102。互连层104和虚拟图案106埋在层间绝缘膜102中。互连层104具有多个通路部分104a和在通路部分104a上形成的互连部分104b。在互连层104附近的虚拟图案106中设有通路部分106a。
如图10A所示，虚拟图案106周期性地布置在衬垫周围。该虚拟图案用于降低抛光量的平面内差异，例如由铜的过度抛光引起的凹陷，或者在通过双重镶嵌工艺形成互连层的CMP中由层间绝缘膜的过度抛光引起的腐蚀。
在层间绝缘膜102上，形成具有互连层110和虚拟图案112的层间绝缘膜108。互连层110具有多个通路部分110a和在通路部分110a上形成的互连部分110b，并通过通路部分110a与互连层104相连接。互连层110附近的虚拟图案112具有通路部分112a，以通过通路部分112a与虚拟图案106相连接。
用与以上所述相同的方式，在层间绝缘膜108上，形成其中埋有互连层116和虚拟图案118的层间绝缘膜114、其中埋有互连层122和虚拟图案124的层间绝缘膜120和其中埋有互连层128和虚拟图案130的层间绝缘膜126。
这样，就形成了由通过通路部分沿厚度方向彼此互连的互连层104、110、116、122、128所形成的衬垫结构。虚拟图案106、112、118、124、130通过通路部分沿厚度方向彼此互连。
如图10B所示，常常通过层叠多个互连层来形成用于将半导体芯片电连接的衬垫，像防护环那样。与通常的互连图案相比，衬垫具有更大的面积，并且由于在引线接合和突起形成时施加到衬垫上的机械应力，衬垫常常导致由机械应力或热应力而在衬垫附近的层间绝缘膜中引起裂缝和剥落。
和在根据第一实施例的半导体器件中一样，在衬垫附近的虚拟图案中设有通路部分，并且如图10B所示，所述通路部分沿厚度方向彼此互连，由此可以将互连的虚拟图案附近的层间绝缘膜加固。这样，可以防止由机械或热应力引起的在层间绝缘膜之间的界面或层间绝缘膜中的裂缝和剥落的产生。
如上所述，根据本实施例，衬垫结构附近的虚拟图案沿厚度方向彼此互连，由此可以将互连的虚拟图案附近的层间绝缘膜加固。这样，可以防止由对衬垫进行引线接合和在衬垫上形成突起时施加的机械应力及制造过程中的热应力所引起的、在层间绝缘膜之间的界面或层间绝缘膜中的裂缝和剥落的产生。
在本实施例中，为描述方便起见，简化了层间绝缘膜、互连层和虚拟图案的结构，但它们的结构可以与根据第一实施例的半导体器件中它们的结构相同。
第三实施例参考图11A和11B来说明根据本发明第三实施例的半导体器件及其制造方法。本实施例中与图1至10B所示的根据第一和第二实施例的半导体器件及其制造方法相同的部分用相同的标号表示，以不重复或简化其说明。
图11A是根据本实施例的半导体器件的平面图，示出了其结构。图11B是根据本实施例的半导体器件的剖视图，示出了其结构。
如图11B所示，在衬底100上，顺序地形成其中埋有虚拟图案106的层间绝缘膜102、其中埋有虚拟图案112的层间绝缘膜108和其中埋有虚拟图案118的层间绝缘膜114。
在层间绝缘膜114上，形成其中埋有互连层122和虚拟图案124的层间绝缘膜120和其中埋有互连层128和虚拟图案130的层间绝缘膜126。互连层128具有通路部分128a和在通路部分128a上形成的互连部分128b，并通过通路部分128a与互连层122相连接。互连层128附近的虚拟图案130具有通路部分130a，并通过通路部分130a与虚拟图案124相连接。
这样，由通过通路部分128a沿厚度方向彼此互连的互连层122、128形成了互连结构。这样的互连结构用于例如单一平面内的线圈形的螺旋电感器。在这样的电感器中，多个互连层通过通路相连接，借以降低互连电阻。
如图11A所示，在具有层叠的剧烈弯曲的互连结构的螺旋电感器和防护环中，在图案角附近的层间绝缘膜中，常常由机械应力和热应力引起裂缝和剥落。
和在根据第一实施例的半导体器件中一样，通路部分设在布置在互连层附近的虚拟图案中，并且如图11B所示，虚拟图案通过通路部分沿厚度方向互连，由此可以将互连的虚拟图案附近的层间绝缘膜加固。这样，可以防止由机械应力或热应力引起的在层间绝缘膜之间的界面或层间绝缘膜中的裂缝和剥落的产生。
如上所述，根据本实施例，电感器附近的虚拟图案沿厚度方向彼此互连，由此可以将互连的虚拟图案附近的层间绝缘膜加固。这样，可以防止由机械应力或热应力引起的在层间绝缘膜之间的界面或层间绝缘膜中的裂缝和剥落的产生。
在本实施例中，为描述方便起见，简化了层间绝缘膜、互连层和虚拟图案的结构，但它们的结构可以与根据第一实施例的半导体器件中它们的结构相同。
修改的实施例本发明不限于上述实施例，也可以包括其它各种修改。
例如，在上述第一实施例中，从由第一铜互连层形成的虚拟图案38b到由第十铜互连层形成的虚拟图案84b全部沿厚度方向互连，但也不必将全部所述的层的全部虚拟图案彼此互连。
例如，在根据第一实施例的半导体器件中，可以仅将层间绝缘膜48和层间绝缘膜52之间的界面附近的虚拟图案彼此互连。在根据第一实施例的半导体器件中，在第四铜互连层和第五铜互连层之间，用主要由SiOC膜形成的层间绝缘膜来代替主要由SiLK膜形成的层间绝缘膜。诸如SiLK、FLARE等聚烯丙醚膜和诸如SiOC、SiO2等有机硅酸盐玻璃膜在热膨胀系数上彼此有很大不同，此界面附近的层间绝缘膜易被热应力损坏。因此，仅层间绝缘膜48和层间绝缘膜52之间的界面附近的虚拟图案的互连足以有效地防止在层间绝缘膜之间的界面和层间绝缘膜中的裂缝和剥落的产生。
在第一实施例中，仅将防护环附近的虚拟图案沿厚度方向彼此互连，但也可以将全部虚拟图案沿厚度方向彼此互连。可以仅将图案角附近的虚拟图案沿厚度方向互连，这些虚拟图案易被应力损坏。
在第三实施例中，仅将由与通过通路部分彼此互连的互连层相同的导电层所形成的虚拟图案沿厚度方向彼此互连，但即使更低层或更高层的虚拟图案也可以互连。
在上述实施例中，形成虚拟图案以降低抛光量的平面内差异，例如由铜的过度抛光引起的凹陷，或者在通过双重镶嵌工艺形成互连层的CMP中由层间绝缘膜的过度抛光引起的腐蚀，但虚拟图案不一定是为此目的而形成的。
在第一至第三实施例中，各层中形成的虚拟图案全部以相同的图案形成，但是可以不必全部以相同的图案形成。优选地，每层的图案布局是为了适合于虚拟图案的目的来决定的。
当在引起在层间绝缘膜之间的界面或层间绝缘膜中的裂缝和剥落的结构附近形成了虚拟图案时，可以将这些虚拟图案沿厚度方向互连。当未形成虚拟图案时，提供新的虚拟图案，并且可以将这些新的虚拟图案沿厚度方向互连。
在上述实施例中，用防护环、衬垫、电感器作为可以引起在层间绝缘膜之间的界面或层间绝缘膜中的裂缝和剥落的互连结构的例子。但是，在这些结构之外的结构中，本发明仍会有效。
权利要求
1.一种半导体器件，包括在半导体衬底上面形成的第一绝缘膜；在所述第一绝缘膜上面形成的第二绝缘膜；埋在所述第一绝缘膜中和所述第二绝缘膜中的互连结构；由第一导电层形成的第一虚拟图案，埋在至少所述第一绝缘膜的表面侧中，接近所述互连结构；和由第二导电层形成的第二虚拟图案，埋在所述第二绝缘膜中，接近所述互连结构，并通过通路部分与所述第一虚拟图案相连接。
2.如权利要求1所述的半导体器件，其中所述互连结构包括埋在所述第一绝缘膜中并由所述第一导电层形成的第一互连图案，和埋在所述第二绝缘膜中，由所述第二导电层形成并通过通路部分与所述第一互连图案相连接的第二互连图案。
3.如权利要求1所述的半导体器件，其中所述第二虚拟图案包括多个周期性形成的离散图案，使得所述第二导电层的图案密度在平面内基本均匀。
4.如权利要求3所述的半导体器件，其中将所述第二虚拟图案与所述第一虚拟图案相连接的所述通路部分形成在所述离散图案的排列在所述互连结构附近的部分中。
5.如权利要求3所述的半导体器件，其中所述第一虚拟图案包括多个周期性形成的离散图案，使得所述第一导电层的图案密度在平面内基本均匀。
6.如权利要求1所述的半导体器件，其中所述第一导电层和所述第二导电层由主要基于铜的导电材料形成。
7.如权利要求1到6之一所述的半导体器件，其中所述第一绝缘膜和所述第二绝缘膜由主要基于彼此不同的绝缘材料的膜形成。
8.如权利要求7所述的半导体器件，其中所述第一绝缘膜主要由聚烯丙醚树脂膜形成，以及所述第二绝缘膜主要由有机硅酸盐玻璃膜形成。
9.如权利要求2所述的半导体器件，其中将所述第二互连图案与所述第一互连图案相连接的所述通路部分具有凹槽形图案。
10.如权利要求1所述的半导体器件，其中所述互连结构是防护环、电感器或衬垫。
11.一种半导体器件，包括绝缘结构，具有多个在半导体衬底上面形成的绝缘膜；互连结构，由多个埋在所述绝缘结构中的导电层形成；和多个虚拟图案，由与形成所述互连结构的导电层相同的导电层形成，并埋在至少各绝缘膜的表面侧中，所述互连结构附近的虚拟图案通过通路部分彼此相连接。
12.一种用于制造半导体器件的方法，包括以下步骤在半导体衬底上面形成第一绝缘膜；在至少所述第一绝缘膜的表面侧埋入第一互连图案，和在所述第一互连图案附近形成并由与所述第一互连图案相同的导电层形成的第一虚拟图案；在其中埋有所述第一互连图案和所述第一虚拟图案的第一绝缘膜上面形成第二绝缘膜；以及在所述第二绝缘膜中埋入通过通路部分与所述第一互连图案相连接的第二互连图案，和在所述第二互连图案附近形成，由与所述第二互连图案相同的导电层形成并通过通路部分与所述第一虚拟图案相连接的第二虚拟图案。
13.如权利要求12所述的用于制造半导体器件的方法，其中在形成所述第二虚拟图案的步骤中，所述第二虚拟图案包括多个周期性形成的离散图案，使得形成所述第二互连图案和所述第二虚拟图案的导电层的图案密度在平面内基本均匀。
14.如权利要求13所述的用于制造半导体器件的方法，其中在形成所述第二虚拟图案的步骤中，所述通路部分形成在所述离散图案的排列在所述第二互连图案附近的部分中。
15.如权利要求12所述的用于制造半导体器件的方法，其中形成所述第二互连图案和所述第二虚拟图案的所述步骤包括以下步骤在所述第二绝缘膜中形成用于将所述第二互连图案埋入的第一通路孔和互连凹槽，并形成用于将所述第二虚拟图案埋入的第二通路孔和凹槽；在其中形成有所述互连凹槽、所述第一通路孔、所述凹槽和所述第二通路孔的所述第二绝缘膜上，沉积主要由铜形成的导电膜；以及将所述第二绝缘膜上的导电膜去除，以形成所述导电膜的第二互连图案，所述第二互连图案埋在所述互连凹槽和所述第一通路孔中；以及形成所述导电膜的第二虚拟图案，所述第二虚拟图案埋在所述凹槽和所述第二通路孔中。
16.如权利要求12所述的用于制造半导体器件的方法，还包括以下步骤对所述第二互连图案进行引线接合。
17.如权利要求12所述的用于制造半导体器件的方法，还包括以下步骤在所述第二互连图案上面形成突起。
18.如权利要求12所述的用于制造半导体器件的方法，其中在形成所述第一绝缘膜的步骤中，或者在形成所述第二绝缘膜的步骤中，形成主要由聚烯丙醚树脂形成的膜。
全文摘要
本发明公开了一种半导体器件，在半导体衬底上包括由多个绝缘膜形成的绝缘结构；埋在绝缘结构中，并由多个导电层形成的互连结构；以及由与形成互连结构的导电层相同的导电层形成，并埋在各绝缘膜的表面侧中的多个虚拟图案，并且互连结构附近的虚拟图案通过通路部分彼此相连接。这样，加固了互连结构附近的绝缘结构，并可以防止由机械应力或热应力引起的在绝缘膜之间的界面或层间绝缘膜中的裂缝和剥落的产生。
文档编号H01L21/3105GK1499626SQ200310102358
公开日2004年5月26日 申请日期2003年10月27日 优先权日2002年10月30日
发明者山上朗, 细田勉 申请人:富士通株式会社