专利名称：半导体器件及其制造方法
技术领域：
本发明涉及半导体器件的绝缘膜结构，特别是涉及具有对单晶衬底的表面进行热氧化而形成的绝缘膜的半导体器件。
背景技术：
利用场效应驱动MOSFET或IGBT等的具有绝缘栅型元件的半导体器件形成了具有在硅等的单晶衬底上形成的栅绝缘膜和在其上形成的栅电极的结构。栅绝缘膜对这类半导体元件的性能产生很大的影响，为了使器件的工作稳定，希望对电场的耐受性强(即绝缘耐压优越)而且膜厚薄。因此，作为栅绝缘膜，一般而言使用在膜品质和膜厚的均匀性方面优越的热氧化膜。
例如，如果栅绝缘膜的厚度不均匀，极薄的部分即使只存在于一个部位，则该栅绝缘膜整体的绝缘耐压也会降低。特别是，随着近年来栅绝缘膜一直在减薄，该问题变得很严重。
例如，也有了消除栅绝缘膜形状的凹凸使绝缘耐压提高的技术(例如专利文献1)。
专利文献1特开平1-138760号公报(第2-3页，图1)被应用于栅绝缘膜的热氧化膜通过在氧气氛中的热处理使单晶衬底的表面与氧进行化学结合而在该单晶衬底的表面上薄薄地形成。也就是说，由于热氧化膜因氧与衬底材料(例如硅)的化学结合而生成，所以在不露出于单晶衬底的外部的部分不形成热氧化膜。另外，在利用某些遮挡物使氧或与之结合的衬底材料得不到充分供给的部分难以形成热氧化膜。
因此，在欲形成该热氧化膜的区域，例如在前面的工序中形成了的其它的绝缘膜存在时，在该绝缘膜附近由于难以供给对热氧化必须的衬底材料，所以热氧化膜中与该绝缘膜的交界部分的膜厚局部地减薄。在将这样的热氧化膜用作栅绝缘膜时，得不到高的栅绝缘耐压，对半导体器件的工作稳定造成防碍，招致工作可靠性的恶化。
例如，在作为绝缘栅形元件之一的功率MOSFET的制造工序中，为了保持半导体芯片在边缘部的耐压而在单晶硅衬底上形成绝缘膜后，通过热氧化形成与之相接的栅绝缘膜。因此，栅绝缘膜的膜厚在与先前形成的绝缘膜的交界部分局部地减薄，引起了上述问题。
发明内容
本发明就是为解决以上的课题而进行的，其目的在于通过提高被使用于栅绝缘膜等的热氧化膜的绝缘耐压，提高半导体器件的工作可靠性。
本发明的半导体器件包括在单晶衬底上的第1区域形成的第1绝缘膜和在与上述第1区域邻接的第2区域形成的第2绝缘膜；以及在上述第1绝缘膜与上述第2绝缘膜的边界上形成的、至少其表面部被氧化了的多晶或非晶的规定的膜。
另外，本发明的半导体器件的制造方法包括(a)在单晶衬底上的第1区域形成第1绝缘膜的工序；(b)对上述单晶衬底的与上述第1区域邻接的第2区域表面进行热氧化，形成第2绝缘膜的工序；(c)在上述第1区域与上述第2区域的边界上，形成多晶或非晶的规定的膜的工序；以及(d)对上述规定的膜的至少表面部进行热氧化的工序。
图1是示出实施例1的半导体器件的结构的图。
图2是示出实施例1的半导体器件的制造工序的图。
图3是示出实施例1的半导体器件的制造工序的图。
图4是示出实施例2的半导体器件的结构的图。
图5是示出实施例2的半导体器件的制造工序的图。
图6是示出实施例2的半导体器件的制造工序的图。
图7是用于说明实施例1、2的问题的图。
图8是示出实施例3的半导体器件的结构的图。
图9是示出实施例4的半导体器件的结构的图。
图10是示出实施例4的半导体器件的制造工序的图。
图11是示出实施例4的变例的图。
图12是示出实施例4的变例的图。
具体实施例方式
<实施例1>
图1是示出本发明的实施例1的半导体器件的结构的图，示出了具有绝缘栅型元件的半导体器件的一个例子。该半导体器件在单晶硅衬底1上的规定区域具有氧化硅膜2。可举出用于保持半导体芯片在边缘部的耐压的绝缘膜作为氧化硅膜2的例子。在单晶硅衬底1上的与氧化硅膜2邻接的区域形成作为对单晶硅衬底1的表面进行热氧化而形成的热氧化膜的栅绝缘膜3。
在氧化硅膜2与栅绝缘膜3的边界上，形成其表面被氧化了的多晶硅5。图1中的参照数字6表示多晶硅5的被氧化了的部分(即氧化硅膜)。即，氧化硅膜6是通过对多晶硅5的表面进行热氧化而得到的。在栅绝缘膜3、氧化硅膜6和氧化硅膜2上形成栅电极4。氧化硅膜6覆盖多晶硅5的表面，如图1所示，将栅绝缘膜3与氧化硅膜2连接起来。因而，在单晶硅衬底1与栅电极4之间，用氧化硅膜2、栅绝缘膜3和氧化硅膜6绝缘。
以下，说明图1所示的半导体器件的制造方法。首先，如图2(a)所示，在单晶硅衬底1上的规定区域形成氧化硅膜2。通常，在该工序前后，例如进行用于晶体管形成的pn结的形成等，但此处省略其说明，只说明与本发明有关的工序。
接着，通过将单晶硅衬底1的表面在氧气氛中进行热处理而热氧化，形成栅绝缘膜3。此时，在氧化硅膜2的附近，来自单晶硅衬底1的硅的供给量很少，氧与硅的化学结合不能充分地发生。因此，如图(b)所示，栅绝缘膜3的膜厚在与氧化硅膜2的交界部分局部地减薄。以往，由于在这样的栅绝缘膜3上直接形成栅电极，所以成为栅绝缘膜3的与氧化硅膜2的交界部分中的绝缘耐压降低、器件的工作变得不稳定的原因。
在本实施例中，在形成栅绝缘膜3后，如图2(c)所示，在氧化硅膜2和栅绝缘膜3上形成多晶硅5。然后，如图3(a)所示，在氧化硅膜2与栅绝缘膜3的边界上形成抗蚀剂掩模10，以该抗蚀剂掩模10为掩模，通过有选择地刻蚀多晶硅5进行构图。其结果是，如图3(b)所示，在氧化硅膜2与栅绝缘膜3的边界上保留多晶硅5。然后，如图3(c)所示，通过对该多晶硅5的表面进行热氧化，形成氧化硅膜6。由于多晶硅5与单晶硅相比氧化速度快，用较少的时间进行热处理即可得到具有充分厚度的、绝缘耐压高的氧化硅膜6。
最后，通过在栅绝缘膜3、氧化硅膜6、氧化硅膜2上利用规定的材料(例如多晶硅或金属等)形成栅电极4，得到图1所示的半导体器件结构。
如上所述，按照本实施例，具有充分的绝缘耐压的氧化硅膜6被形成为覆盖住栅绝缘膜3的与膜厚局部减薄的氧化硅膜2的交界部分。其结果是，该栅绝缘膜3的绝缘耐压的退降受到抑制，可对半导体器件的工作稳定作出贡献，可提高工作的可靠性。
另外，在本实施例中，也可不用在氧化硅膜2与栅绝缘膜3的边界上形成的、通过热处理在表面形成氧化硅膜6的多晶硅5，而用非晶硅。由于多晶硅在晶体之间有间隙、晶粒的尺寸不均匀，所以在其表面上形成的热氧化膜很容易因发生膜厚不均匀及龟裂而导致绝缘耐压的退降。与此相对照，由于非晶硅不存在晶粒，所以在其上形成的热氧化膜难以发生膜厚不均匀及龟裂。也就是说，通过不用上述多晶硅5而用非晶硅，可得到优质的氧化硅膜6，可进一步提高半导体器件的工作可靠性。
<实施例2>
在实施例1的制造方法中，虽然抑制了栅绝缘膜3的绝缘耐压的退降，却担心制造工序数目增加。因此，在本实施例中，示出了有可能以较少的工序形成、而且可得到与实施例1相同的效果的半导体器件及其制造方法。
图4是示出实施例2的半导体器件的结构的图。在该图中，由于对与图1相同的要素标以同一符号，故这里的详细说明从略。与图1的结构不同之处在于，在多晶硅5和氧化硅膜6的下方不形成栅绝缘膜3。即，多晶硅5在氧化硅膜2与栅绝缘膜3的边界上具有夹在氧化硅膜2与栅绝缘膜3之间的部分。
以下说明图4所示的半导体器件的制造方法。这里，例如也省略掉对用于晶体管形成的pn结的形成等的说明，只说明与本发明有关的工序。首先，如图5(a)所示，在单晶硅衬底1上的规定区域形成氧化硅膜2。
接着，如图5(b)所示，在单晶硅衬底1和氧化硅膜2上形成多晶硅5。然后，如图6(a)所示，通过在氧化硅膜2与形成栅绝缘膜3的区域的边界上形成抗蚀剂掩模10，并且以该抗蚀剂掩模10为掩模，有选择地刻蚀多晶硅5进行构图。其结果是，如图6(b)所示，在上述边界上保留了多晶硅5。
然后，通过在氧气氛中进行热处理，如图6(c)所示，与在单晶硅衬底1的表面上形成栅绝缘膜3的同时，在多晶硅5的表面上形成氧化硅膜6。这时，在形成栅绝缘膜3的区域与多晶硅5的边界部分，由于从单晶硅衬底1和多晶硅5双方供给硅，所以防止了栅绝缘膜3的膜厚局部地减薄。另外，由于多晶硅5的氧化速度快，所以得到具有充分厚度的绝缘耐压高的氧化硅膜6。
最后，通过在氧化硅膜2、栅绝缘膜3、氧化硅膜6上利用规定的材料形成栅电极4，得到图4所示的半导体器件结构。
如上所述，按照本实施例，由于利用同一热氧化工序进行栅绝缘膜3和氧化硅膜6的形成，所以可抑制制造工序的增加。进而，如果可能在进行其它元件(例如采用了多晶硅的齐纳二极管等)的形成工序的同时，进行多晶硅5的形成和构图，则作为半导体器件整体的制造工序数目完全不会随之增加。另外，在抑制栅绝缘膜3的边缘部局部减薄形成的同时，在与氧化硅膜2的交界部分形成了具有充分的绝缘耐压的氧化硅膜6。因而，与实施例1一样，可抑制该栅绝缘膜3的绝缘耐压的退降，可对半导体器件的工作可靠性的提高作出贡献。
在本实施例中，也可不用多晶硅5而用非晶硅。由此，可得到优质的氧化硅膜6，可进一步提高半导体器件的工作可靠性。
<实施例3>
在实施例1、2中，对多晶硅5的表面进行热氧化，形成了氧化硅膜6。例如，在图4中，氧化硅膜6下的多晶硅5与单晶硅衬底1成为等电位。这时，担心如将规定的电压加在栅电极4上，则发生因多晶硅5的形状而造成的电场集中，从而栅绝缘耐压退降。
另外，在实施例1、2的制造工序中，例如如图6(a)、图6(b)所示，在氧化硅膜2上形成多晶硅5以后，通过对其有选择地刻蚀而进行构图。这时，考虑到氧化硅膜2的上表面也因过刻蚀而被有选择地刻蚀。这时，本发明的半导体器件如图7那样在多晶硅5的边缘部形成氧化硅膜2的台阶差，在该台阶差部分，栅电极4和多晶硅5的绝缘耐压均退降。另外，在最坏的情况下，在氧化硅膜2与氧化硅膜6之间产生间隙，单晶硅衬底1和栅电极4通过多晶硅5而短路，丧失了栅绝缘膜3的功能。
因此，在实施例3中，以实施例1或2中的对多晶硅5进行热氧化处理的工序对多晶硅的整体进行氧化。即，不仅在多晶硅5的表面上，也在其整体中形成氧化硅膜6。其结果是，如图8所示，在氧化硅膜2与栅绝缘膜3的边界上，形成已将多晶硅5的整体热氧化了的氧化硅膜6。
通过使多晶硅5的整体成为氧化硅膜6，上述问题得到解决。即，抑制了电场集中的发生，并且即使在氧化硅膜2上因过刻蚀而产生了台阶差，也不会发生栅绝缘耐压的退降。
再有，图8示出了将本发明应用于实施例2的情况的结构，但如上所述，显然也可应用于实施例1。这时，在图1的多晶硅5这部分的整体中也成为形成了氧化硅膜6的结构。
<实施例4>
如实施例3中说明过的那样，在实施例1、2中，由于在氧化硅膜2上形成多晶硅5，并通过有选择地刻蚀进行构图，所以存在因过刻蚀而在氧化硅膜2的上表面产生台阶差的问题。
另外，氧化硅膜2也往往作为场板使用。如图4所示，如在氧化硅膜2的上表面上配置与单晶硅衬底1成为等电位的多晶硅5，据认为要对作为氧化硅膜2的场板的功能产生不良影响。
图9是示出实施例4的半导体器件的结构的图。在该图中，由于对与图1相同的要素标以同一符号，所以这里的详细说明就省略了。如该图所示，在表面上形成了氧化硅膜6的多晶硅5在氧化硅膜2的侧面形成。
以下，说明图9所示的半导体器件的制造方法。这里，也省略了例如用于晶体管形成的pn结的形成等的说明，仅说明与本发明有关的工序。首先，如图10(a)所示，在单晶硅衬底1上的规定区域形成氧化硅膜2。
接着，如10(b)所示，在单晶硅衬底1和氧化硅膜2上形成多晶硅5。然后，如图10(c)所示，对多晶硅5的整个面进行刻蚀，使得多晶硅5仅保留在氧化硅膜2的侧面上。
然后，通过在氧气氛中进行热处理，如图10(d)所示，在单晶硅衬底1的表面上形成栅绝缘膜3的同时，在多晶硅5的表面上形成氧化硅膜6。这时，在形成栅绝缘膜3的区域与多晶硅5的边界部分，由于从单晶硅衬底1和多晶硅5双方供给硅，所以可防止栅绝缘膜3的膜厚局部地减薄。另外，由于多晶硅5的氧化速度快，所以可得到具有充分厚度的绝缘耐压高的氧化硅膜6。
最后，通过在栅绝缘膜3、氧化硅膜6、氧化硅膜2上利用规定的材料形成栅电极4，得到图9所示的半导体器件结构。
如上所述，按照本实施例，通过对多晶硅5的整个面进行深刻蚀而非有选择地刻蚀，多晶硅5在氧化硅膜2的侧面形成。因而，在氧化硅膜2的上表面不产生台阶差。另外，由于去除掉氧化硅膜2的上表面的多晶硅5，所以可抑制对作为氧化硅膜2的场板的功能的影响。
另外，与实施例2一样，由于用同一热氧化工序进行栅绝缘膜3和氧化硅膜6的形成，所以可抑制制造工序的增加。不言而喻，如实施例1那样，也可在栅绝缘膜3的形成之后进行多晶硅5和氧化硅膜6的形成。这时，形成了图11所示的器件结构。另外，与实施例1、2一样，不用说也可抑制栅绝缘膜3的绝缘耐压的退降，对半导体器件的工作可靠性的提高作出贡献。
进而，如实施例3那样，在对多晶硅5进行热氧化处理的工序中，也可使多晶硅5的整体氧化。即，不仅在多晶硅5的表面上，也在其整体中形成氧化硅膜6。在图12中示出了该最终结构。由此，可抑制电场集中的发生，进而抑制栅绝缘耐压的退降。
再有，在以上的说明中，分别举单晶硅衬底作为单晶衬底，多晶硅、非晶硅作为多晶或非晶的规定的膜，进行例示，但本发明并不限定于这些材料。可广泛地应用于其它的单晶衬底材料和多晶或非晶材料。
发明的效果如以上说明过的那样，按照本发明，可抑制在第1绝缘膜与第2绝缘膜的边界上的绝缘耐压的退降，例如可对具有以第2绝缘膜作为栅绝缘膜的绝缘栅型元件的半导体器件的工作稳定作出贡献，可提高工作可靠性。如果采用非晶材料作为规定的膜，则其效果更大。
另外，与现有的半导体器件的制造方法相比，制造工序数目的增加也被抑制到最小限度。例如，在与第1绝缘膜的形成的同时也可进行规定的膜的热氧化工序。进而，如果在衬底上的与其它元件形成的同时进行规定的膜的形成，则不会发生比现有的制造工序数目增加的情况。
权利要求
1.一种半导体器件，其特征在于，包括在单晶衬底上的第1区域形成的第1绝缘膜和在与上述第1区域邻接的第2区域形成的第2绝缘膜；以及在上述第1绝缘膜与上述第2绝缘膜的边界上形成的、至少其表面部被氧化了的多晶或非晶的规定的膜。
2.如权利要求1所述的半导体器件，其特征在于上述第1绝缘膜比上述第2绝缘膜厚，上述规定的膜在上述第1绝缘膜的侧面形成。
3.如权利要求1或2所述的半导体器件，其特征在于上述规定的膜在上述边界上具有被夹持在上述第1绝缘膜与上述第2绝缘膜之间的部分。
4.如权利要求1所述的半导体器件，其特征在于上述规定的膜的整体被氧化。
5.一种半导体器件的制造方法，其特征在于，包括(a)在单晶衬底上的第1区域形成第1绝缘膜的工序；(b)对上述单晶衬底的与上述第1区域邻按的第2区域表面进行热氧化，形成第2绝缘膜的工序；(c)在上述第1区域与上述第2区域的边界上，形成多晶或非晶的规定的膜的工序；以及(d)对上述规定的膜的至少表面部进行热氧化的工序。
6.如权利要求5所述的半导体器件的制造方法，其特征在于在上述工序(c)中，上述规定的膜在上述第1绝缘膜的侧面形成。
7.如权利要求6所述的半导体器件的制造方法，其特征在于上述工序(c)在上述工序(a)以后进行，并且包含(e)在上述第1区域和上述第2区域上形成上述规定的膜的工序；以及(f)对上述规定的膜的整个面进行深刻蚀，使得上述规定的膜仅保留在上述第1绝缘膜的侧面上的工序。
8.如权利要求5至7的任一项中所述的半导体器件的制造方法，其特征在于上述工序(c)在上述工序(b)以前进行，上述工序(b)和上述工序(d)在同一工序中进行。
9.如权利要求5所述的半导体器件的制造方法，其特征在于在上述工序(d)中，上述规定的膜的整体被氧化。
全文摘要
本发明的课题是，谋求提高被使用于栅绝缘膜等的热氧化膜的绝缘耐压，提高器件的工作可靠性。半导体器件包括在单晶硅衬底1上的规定的区域形成的氧化硅膜2和在与之邻接的区域对单晶硅衬底1的表面进行热氧化而形成的作为热氧化膜的栅绝缘膜3。在氧化硅膜2与栅绝缘膜3的边界上，形成其表面被氧化了的多晶硅5(或非晶硅)。
文档编号H01L29/40GK1527402SQ200310104760
公开日2004年9月8日 申请日期2003年11月4日 优先权日2003年3月4日
发明者瓜生胜美, 楢崎敦司, 司 申请人:株式会社瑞萨科技