专利名称：异质接面双极晶体管制造方法
技术领域：
本发明有关于一种异质接面双极晶体管(HBT)的制造方法，特别是一种有关于异质接面双极晶体管的射极/射极窗的反向(Reverse-Tone)制造方法。
背景技术：
晶体管为一种多电极的半导体装置，其中流动于两电极间的电流量是由第三(控制)电极的电压所控制或调制(modulated)。晶体管大致可分为二大类双极性接面晶体管(BJT)和场效应晶体管(FET)。双极性接面晶体管是由点接触式的晶体管衍生而来，后者是由贝尔实验室的巴丁(Bardeen)，布来登(Brattain)，和夏克利(Shockley)所发明，双极性接面晶体管的组成为二个p-n二极管被对被很靠近的放在一起，其中一个区域对二个p-n二极管是相同的。这样就形成了p-n-p或n-p-n晶体管，而它包含三个区域，即射极、基极和集电极。双极性接面晶体管同时使用电子和电洞跨越p-n接面而产生它的电子特性。也就是说，流经射极和集电极的电流，是由基极-射极p-n二极管的电压所控制。在BJT的正常操作(或顺向激活模式)，基极-射极p-n接面被顺向偏压，而基极-集电极接面则被反向偏压。多数载子电流经顺向偏压的射极-基极接面。射极比基极被掺入更多的杂质浓度，因此，大部分的流经基极-射极接面的总电流是由射极射入基极所构成。这些射入的载子在基极变成了少数载子，会倾向于产生再结合。再结合可经由将基极变窄而最小化，因此射入的载子可以扩散通过基极而达逆向偏压的基极-集电极接面，在此它很快的扫过接面而进入集电极，最后在外部以集电极电流的型态出现。这个集电极电流的大小决定于从射极射入基极的多数载子的数目，因此电流乃由基极-射极p-n接面的电流所控制。也就是说，输出(集电极)的电流是被输入(基极-射极)电压所控制，而这样的晶体管输出电路可以被模型化为电压控制的电流源，而输入电路则看起来像p-n接面二极管。
基本上，晶体管也可使用在反向激活模式(reverse active mode)，此乃将之前所提到的接法完全反接。但实际上，由于射极被高度掺入杂质以最大化射极的载子射出，而集电极则相当轻微的掺入杂质，因此，它可以接受跨过逆向偏压接面的大电压。虽然电性特性看起来类似，但顺向特性，如所预期的，有较大的增益(gain)。如果两个接面均反向偏压，则晶体管会变成一个开放的开关，只剩下p-n界面反向漏电流在流动。如果两个接面均顺向偏压，则载子被从两边射向基极，这时二个方向流动的电流均遇到极低的电阻，而晶体管则看起来像一个关闭的开关，而基极则储存射入的电荷。
BJTs可使用来做线性的电压和电流放大小的基极射极电压变动(也就是说在输入端的基极电流变动)，会造成大的输出集电极电流变动。因为晶体管的输出很像电流源，因此集电极可以驱动一个负载电阻而产生一个输出电压(此输出电压的极限为供应电压)。晶体管在数字逻辑和功率开关上被用来作为开关，从一个高阻抗切断cut-off)模式的关闭状态，切换到低阻抗饱和(saturation)模式的开放(on)状态。实际上基极-集电极顺向偏压的完全饱和状态均设法避免，以限制载子在基极储存，以减少开关切换的时间。这种BJTs被应用在类比和数字电路及集成电路上，频率从声频到射频。至于再高的频率，例如微波的应用，则需使用异质接面晶体管(HBTs)。
HBTs为双极性接面晶体管，它使用一个宽带隙(Wide Bandgap)射极，而射极-基极接面为一异质接面，此接面由不同的能带隙的半导体所构成。下列唯一些典型的HBTs材料砷化镓铝(AlGaAs)(射极)/砷化镓(基极)；砷化铟铝(AlInAs)/砷化镓铟(InGaAs)；硅/硅锗(SiGe)；和磷化镓铟(InGaP)/砷化镓(GaAs)；磷化铟(InP)/砷化镓铟。
尽管如此，传统的HBTs与制造程序，仍有许多缺点。图1A到图1C说明传统的HBT制造程序。参考图1A所示，基板102具有一集电极(Collector)于其内、一介电层104、一层106、一个基极层108、一个介电层110、一个硬遮罩层112、一个底部反反射(BARC)层114与一个有窗图案的光阻层116于其上。再者，如图1B所示，底部反反射层114和硬遮罩层112及介电层110经由反应性离子蚀刻(RIE)和湿式蚀刻法蚀刻以曝露出基极层108。最后经由离子植入步骤形成一射极118和外质基极区120。以上所提到的步骤有以下缺点。第一，射极窗的极限尺寸很难控制，因为其图案是由有窗/孔的图案的光罩所形成，而这种窗/孔的图案尺寸很难缩小，特别是当极限尺寸缩小到0.18微米的时代。此外，由窗/孔图案所行成的射极窗图案在微影步骤的时候会有扩大的现象。再者，由RIE和湿式蚀刻底部反反射层层114、硬遮罩层112及介电层110所形成的射极窗将进一步扩大，由RIE和湿式蚀刻所引起例如空洞等的缺陷会在射极118形成于基极层108上之后，于射极118与基极层108的间形成。
发明内容有鉴于上述传统的缺点，因此极需提出一种新的方法以解决上述缺点，此即为本发明提出的目的。
本发明所欲解决的技术问题为提供一种异质接面的双极晶体管(HBT)的制造方法，这种方法可以减少基极/射极接面的损害。
本发明所欲解决的技术问题为使用射极窗-反向光罩/线形光罩制造异质接面晶体管(HBT)的方法以最小化射极窗的临界尺寸。
本发明所欲解决的技术问题为使用双步骤外质基极离子植入法来制造异质接面双极晶体管(HBT)以减低基极电阻。
本发明解决问题的技术手段系包含了下列的步骤。首先，提供一具有一集电极的基板、一基极层于基板上、一氧化层于基极层上、一多晶硅层于氧化层上。然后于多晶硅层上形成一第一光阻层。接着，以一具有一线形图案的光罩，将线形图案转移至第一光阻层以形成一射极窗图案。然后，以射极窗图案为蚀刻掩模蚀刻多晶硅层以曝露出氧化层。接下来，执行一第一离子植入步骤于基极层以形成一第一外质基极区域。然后，移除射极窗图案并形成一介电层于多晶硅层和氧化层之上。然后，薄化介电层以曝露出多晶硅层。接着，移除多晶硅层以曝露出氧化层。再蚀刻曝露出的氧化层以曝露出基极层。再于在基极层和介电层上形成一射极层。接着形成一第二光阻层于射极层上。再转移射极图案至第二光阻层。再来，以射极图案做为蚀刻掩模蚀刻射极层以形成射极并曝露出氧化层。最后，执行一第二离子植入步骤，以形成一第二外质基极区域。
于本发明的另一实施例中，本发明利用另一种方法制造异质接面双极晶体管。此方法包含下列步骤。首先提供一基板，基板具有一集电极于其内与一基极层于其上、一第一射极层于基极层之上及一第一介电层于第一射极层之上。接着形成一第一光阻层于第一介电层之上，并以具有一线形图案的一光罩将线形图案转移至第一光阻层以形成一射极窗图案。然后以射极窗图案为蚀刻遮罩蚀刻第一介电层以曝露出第一射极层。接着移除射极窗图案并蚀刻第一射极层以露出基极层。然后形成一第一氧化层于基极层和第一射极层之上，并形成一第二氧化层于第一介电层和第一氧化层之上。接着执行一第一离子植入步骤于基极层以形成一第一外质基极区域。然后形成一第二介电层于第二氧化层之上，并非等向性蚀刻第二介电层以曝露出第二氧化层并形成一间隙壁。接着执行一第二离子植入步骤以形成一第二外质基极区域。然后形成一第三介电层于第二氧化层和间隙壁之上，并薄化第三介电层以露出第二氧化层。接着移除露出的第二氧化层和第一介电层以曝露出第一射极层，并形成一第二射极于第一射极层和第三介电层之上。然后形成一第二光阻层于第二射极层之上。最后转移一射极图案进入第二光阻层并蚀刻第二射极层、第三介电层、第二氧化层与第一氧化层以形成一射极同时曝露出第二外质基极区域。
本发明提供一异质接面双极晶体管，此异质接面双极晶体管包含一具有一集电极于其内的基板、一内质基极区、一邻近于内质基极区的第一外质基极区、一邻近第一外质基极区的第二外质基极区域于基板上、一射极于内质基极区上及一邻近射极且位于第一外质基极区上的间隙壁，其中第二外质基极区的一杂质掺杂浓度较第一外质基极区的一杂质掺杂浓度高。
对照本发明与先前技术的功效，由于本发明使用ISSG氧化层而非传统的PECVD氧化层，因此基极/射极接面损害可被降低。再者，本发明以射极窗反向光罩/线形光罩取代了传统的射极窗/光罩以使得射极窗的临界尺寸被最小化。此外，本发明也使用了双步骤外质基极离子植入以形成二个不同掺杂浓度的外质基极，以降低基极电阻。
上述有关发明的内容及以下的实施方式详细说明为范例并非限制。其他不脱离本发明之的精神的类似改变或修饰均应包含在的本发明的权利要求书范围之的内。
为了能让本发明上述的其他目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下图1A到图1C显示传统的异质接面晶体管(HBT)的制造步骤；图2A显示一线形图案于一底部反反射层与一基板上；图2B显示以线形图案作为离子植入遮罩执行离子植入步骤以形成一第一外质基极区于基极层内的结果；图2C显示移除线形图案以及形成一介电层的结果；图2D显示平坦化且回蚀刻介电层的结果；图2E显示曝露出基极层的结果；图2F显示形成一射极层与一射极图案的结果；图2G显示执行离子植入步骤以形成一第二外质基极区的结果；图2H显示移除射极图案以形成异质接面双极晶体管的结果；图3A显示线形图案于一底部反反射层与一基板上；图3B显示以线形图案作为离子植入遮罩执行离子植入步骤以形成一第一外质基极区于基极层内的结果；图3C显示执行一第二离子植入步骤以形成一第二外质基极区的结果；图3D显示形成一介电层的结果；图3E显示平坦化与回蚀刻介电层的结果；图3F显示曝露出第一射极层的结果；图3G显示形成一第二射极层与一线形射极图案的结果；及图3H显示本发明的异质接面双极晶体管。
具体实施方式
在此必须说明的是以下描述的实现步骤及结构并不包含完整的制作。本发明可以通过各种步骤技术来实施，在此仅提及了解本发明所需的制作技术。以下将根据本发明所附图示做详细的说明。必需说明的是图示是一个极简化的格式而且并非按比例绘制。再者图示的尺寸被放大以便更清楚的对本发明做一说明和了解。
参考图2A，首先提供一基板202，该基板202具有一集电极(Collector)于其内。基板202包含一p型外延硅层。接着一介电层204及一层206陆续的在基板202上形成，层206包含一多晶硅层。接着图案化与蚀刻介电层204及层206形成一窗以露出基板202。接着形成基极层208于层206上并填入窗中。基极层208包含一硅锗(SiGe)层。接着形成一氧化层210于基极层208之上。氧化层210包含一形成于硅锗层上的同步蒸气产生(In SituSteam Generated)的氧化层。氧化层210系用作为栅极氧化层。接着形成一层212于氧化层210之上。层212包含一未掺杂质的多晶硅层。接着形成一底部反反射层(Bottom Anti-Reflecting Coating)214于层212之上。最后，在底部反反射层214之上形成一光阻层，并将光阻层图案化以形成一线形图案216。该线形图案216是以反向(Reverse-Tone)光罩或具有线形图案的光罩形成。该反向光罩包含用以曝光光阻层以形成集成电路线路导线线形图案的光罩。由于线形图案216是在显影步骤之后移除大部分的光阻之后的结果且被用作蚀刻光罩，线形图案216在曝光与显影的步骤中趋向于缩小其尺寸。再者，线形图案的尺寸比窗形图案或孔形图案来说较易被缩小，这是因为线形图案覆盖将形成的元件(导线)，于蚀刻时线形图案覆盖的部份容易被缩小。而窗形图案或孔形图案则曝露出将形成的元件(例如接触窗、沟渠等)，于蚀刻时窗形图案或孔形图案曝露的部份容易被扩大。因此，使用反向光罩或线形图案的光罩易于缩小射极窗的尺寸。
参考图2B，显示以线形图案216为蚀刻遮罩蚀刻底部反反射层214与层212以曝露出氧化层210。接着，以线形图案216作为离子植入遮罩执行离子植入步骤以形成一第一外质基极区218于基极层208内的结果。图2C显示移除线形图案216以及在212层和氧化层210之上形成一介电层220的结果。介电层220包含一氮化硅(SiN)层。接着，如图2D所示，使用化学机械研磨(Chemical Mechanical Polishing)法平坦化介电层220，且进一步回蚀刻(Etch Back)介电层220以曝露出层212。接着如图2E所示，层212被移除以曝露出氧化层210，而曝露出的氧化层210也被蚀刻以曝露出基极层208。
参考图2F，显示在介电层220和基极层208之上形成一射极层222的结果。接着在射极层222之上形成一光阻层同时图案化该光阻层以形成一射极图案224。如图2G所示，以射极图案224作为蚀刻遮罩，蚀刻射极层222和介电层220以曝露出氧化层210。接着执行离子植入步骤以形成一第二外质基极区226，而基极层208包含一个内质基极区208、第一外质基极区218和第二外质基极区226。最后，射极图案224被移除如图2H所示。
本发明使用ISSG氧化层而非传统的PECVD氧化层，因此基极/射极接面损害可被降低。再者，本发明以射极窗反向光罩/线形光罩取代了传统的射极窗/光罩以使得射极窗的临界尺寸被最小化。再者，本发明也使用了双步骤外质基极离子植入步骤以形成二个具有不同掺杂浓度的外质基极，以降低基极电阻。
于本发明的另一实施例中，本发明提供另一种制造异质接面双极晶体管射极/射极窗的方法。首先如图3A所示，提供一基板302，该基板302具有一集电极(Collector)于其内。基板302包含一p-型硅外延层。接着，依序形成一介电层304和一层306于基板302之上。该层306包含一多晶硅层。接着，通过图案化与蚀刻介电层304和层306，形成一窗以曝露出基板302。接着，一基极层308被形成于层306之上以填入窗内。该基极层308包含一硅锗(SiGe)层。接着，以氢氟酸溶液对基极层308进行一清洗步骤，并形成第一射极层310被于基极层308之上。第一射极层310包含一未掺杂质的多晶硅层。接着，形成一作为硬遮罩的介电层312于第一射极层310之上。介电层312包含一四乙基正硅玻璃(TEOS)层。然后形成一底部反反射层314于介电层312之上。最后，形成一光阻层于底部反反射层314之上，且被图案化为线形图案316。线形图案316为使用反向光罩所形成。该反向光罩包含用来曝光光阻层及形成集成电路线路导线线形图案的光罩。
参考图3B，底部反反射层层314、介电层312和第一射极层310被蚀刻以曝露出基极层308。接着线形图案316和底部反反射层314被剥除。然后氧化层318被形成于基极层308和第一射极层310之上。氧化层318包含一形成于硅锗层和多晶硅层之上的同步蒸气产生氧化层。接着一线性氧化层320被形成于氧化层318和介电层312之上。最后，执行一第一离子植入步骤以形成一第一外质基极区322。
参考图3C，一层介电层被形成于线形氧化层320之上同时被蚀刻成间隙壁324。接着执行一第二离子植入步骤以形成一第二外质基极区326。参考图3D，一介电层328形成于线形氧化层320和间隙壁324之上。介电层328包含一氮化硅层。介电层328接着以化学机械研磨步骤平坦化，然后被回蚀刻以露出线性氧化层320，如图3E所示。
参考图3F，该曝露出的线性氧化层320和介电层312被移除以曝露出第一射极层310。接着第二射极层330形成于间隙壁324和介电层328以及露出的第一射极层310之上。接着，于第二射极层330之上形成一光阻层并图案化该光阻层以形成一线形图案332，如图3G所示。线形图案332为使用反向光罩所形成。反向光罩包含用以曝光光阻层以形成集成电路的线路导线线形图案的光罩。接着以线形图案332为蚀刻遮罩蚀刻第二射极层330、介电层328、线性氧化层320和氧化层318以曝露出第二外质基极区326。最后形成本发明的异质接面双极晶体管，如图3H所示。此异质接面双极晶体管包含一具有一集电极于其内的基板、一内质基极区、一邻近于该内质基极区的第一外质基极区、一邻近该第一外质基极区的第二外质基极区域于该基板上、一射极于该内质基极区上及一邻近该射极且位于该第一外质基极区上的间隙壁，其中该第二外质基极区的一杂质掺杂浓度较该第一外质基极区的一杂质掺杂浓度高。
上述有关发明的实施方式仅为范例并非限制。其他不脱离本发明的精神的类似改变或修饰均应包含在的本发明的权利要求书范围之内。
权利要求
1.一种制造异质接面双极晶体管的方法，该制造异质接面双极晶体管的方法包含提供一基板，该基板具有一集电极于其内与一基极层于该基板之上、一氧化层于该基极层之上与一多晶硅层于该氧化层之上；形成一第一光阻层于该多晶硅层之上；以具有一线形图案案的一光罩将该线形图案转移至该第一光阻层以形成一射极窗图案案；以该射极窗图案为蚀刻遮罩蚀刻该多晶硅层以露出该氧化层；执行一第一离子植入步骤于该基极层上以形成一第一外质基极区域；移除该射极窗图案；形成一介电层于该多晶硅层及该氧化层之上；薄化该介电层以露出该多晶硅层；移除该多晶硅层以露出该氧化层；蚀刻该露出的氧化层以露出该基极层；形成一射极层于该基极层和该介电层之上；形成一第二光阻层于该射极层之上；转移一射极图案进入该第二光阻层；以该射极图案为蚀刻遮罩，蚀刻该射极层以形成一射极并露出该氧化层；以及执行一第二离子植入步骤以形成第二外质基极区域。
2.根据权利要求1所述的制造异质接面双极晶体管的方法，其特征在于，该氧化层包含一同步蒸气产生氧化层。
3.根据权利要求1所述的制造异质接面双极晶体管的方法，其特征在于，进一步包含一形成底部反反射层于多晶硅层之上的步骤。
4.根据权利要求1所述的制造异质接面双极晶体管的方法，其特征在于，该多晶硅层包含一未掺杂质的多晶硅层。
5.根据权利要求1所述的制造异质接面双极晶体管的方法，其特征在于，该介电层包含一氮化硅层。
6.根据权利要求1所述的制造异质接面双极晶体管的方法，其特征在于，该介电层是以化学机械研磨法及一回蚀刻步骤而薄化。
7.根据权利要求1所述的制造异质接面双极晶体管的方法，其特征在于，该基极层包含一硅锗层。
8.一种制造异质接面双极晶体管的方法，该制造异质接面双极晶体管的方法包含提供一基板，该基板具有一集电极于其内与一基极层于其上、一第一射极层于该基极层之上及一第一介电层于该第一射极层之上；形成一第一光阻层于该第一介电层之上；以具有一线形图案的一光罩将该线形图案转移至该第一光阻层以形成一射极窗图案；以该射极窗图案为蚀刻遮罩蚀刻该第一介电层以曝露出该第一射极层；移除该射极窗图案；蚀刻该第一射极层以露出该基极层；形成一第一氧化层于该基极层和该第一射极层之上；形成一第二氧化层于该第一介电层和该第一氧化层之上；执行一第一离子植入步骤于该基极层以形成一第一外质基极区域；形成一第二介电层于该第二氧化层之上；非等向性蚀刻该第二介电层以曝露出该第二氧化层并形成一间隙壁；执行一第二离子植入步骤以形成一第二外质基极区域；形成一第三介电层于该第二氧化层和该间隙壁之上；薄化该第三介电层以露出该第二氧化层；移除该露出的第二氧化层和该第一介电层以曝露出该第一射极层；形成一第二射极于该第一射极层和该第三介电层之上；形成一第二光阻层于该第二射极层之上；转移一射极图案进入该第二光阻层；及蚀刻该第二射极层、该第三介电层、该第二氧化层与该第一氧化层以形成一射极同时曝露出该第二外质基极区域。
9.如申请专利范围8所述的制造异质接面双极晶体管的方法，其特征在于，该基极层包含一硅锗层。
10.如申请专利范围8所述的制造异质接面双极晶体管的方法，其特征在于，该第一介电层包含一四乙基正硅玻璃(TEOS)层。
11.如申请专利范围8所述的制造异质接面双极晶体管的方法，其特征在于，进一步包含一形成底部反反射层于该第一介电层之上的步骤。
12.如申请专利范围8所述的制造异质接面双极晶体管的方法，其特征在于，该第一氧化层包含一同步蒸气产生氧化层。
13.如申请专利范围8所述的制造异质接面双极晶体管的方法，其特征在于，该第二氧化层包含一线性氧化层。
14.如申请专利范围8所述的制造异质接面双极晶体管的方法，其特征在于，该第二介电层包含一氮化硅层。
15.如申请专利范围8所述的制造异质接面双极晶体管的方法，其特征在于，该第三介电层包含一氮化硅层。
16.如申请专利范围8所述的制造异质接面双极晶体管的方法，其特征在于，该第三介电层乃经由化学机械研磨法和一回蚀刻步骤而薄化。
17.一种异质接面双极晶体管，该异质接面双极晶体管包含一具有一集电极于其内的基板；一内质基极区、一邻近于该内质基极区的第一外质基极区与一邻近该第一外质基极区的第二外质基极区域于该基板上，其中该第二外质基极区的一杂质掺杂浓度较该第一外质基极区的一杂质掺杂浓度高；一射极于该内质基极区上；及一邻近该射极且位于该第一外质基极区上的间隙壁。
18.如申请专利范围17所述的异质接面双极晶体管，其特征在于，该内质基极区、该第一外质基极区与该第二外质基极区包含硅锗基极区。
19.如申请专利范围17所述的异质接面双极晶体管，其特征在于，进一步包含一位于该间隙壁与该第一外质基极区的间的同步蒸气产生的氧化层。
20.如申请专利范围17所述的异质接面双极晶体管，其特征在于，进一步包含一线性氧化层及一位于该第一外质基极区与该间隙壁的间的同步蒸气产生的氧化层。
21.如申请专利范围17所述的异质接面双极晶体管，其特征在于，该间隙壁包含一氮化硅间隙壁。
全文摘要
本发明揭露了一种异质接面双极晶体管制造方法。此方法使用同步蒸气(In－Situ Steam)产生氧化层而非传统的等离子体辅助化学气相沉积的氧化层，以使得基极/集电极接面损害可被降低，再者，本发明使用双步骤的外质基极离子植入法以形成二个不同杂质浓度的外质基极，基极的电阻可因此而被降低。
文档编号H01L29/737GK1627485SQ20031012256
公开日2005年6月15日 申请日期2003年12月12日 优先权日2003年12月12日
发明者范政文, 曾华洲 申请人:联华电子股份有限公司