专利名称：半导体器件及其制造方法
技术领域：
本发明涉及具有使用绝缘性金属氧化物膜作为电容绝缘膜的强电介质电容器的半导体器件及其制造方法。
背景技术：
近年来，伴随着数字技术的发展，正处于推动处理和保存大容量数据的趋势中，其中，为了进一步提升电子仪器的等级，构成电子设备中使用的半导体器件的半导体存储元件的微细化正在快速地发展。另外，为了实现动态RAM的高集成度化，人们进行了广泛的研究，开发使用高电介质代替以往的氧化硅或氮化硅作为构成半导体存储元件的电容绝缘膜的技术。
另外，为了使可以在低电压下工作并能高速写入和读出的非易失性RAM达到实用化，人们在积极地研究和开发具有自然极化特性的强电介质膜。在使用强电介质膜作为电容绝缘膜的半导体存储装置中，必须防止由于氢的还原作用而引起的强电介质膜的自然极化特性的劣化和丧失，导致强电介质膜失去作为电容绝缘膜的功能。特别是，由于强电介质材料是具有氧原子的层状氧化物，在半导体器件的制造过程中由于在氢气氛中进行的热处理而容易被还原，因而强电介质膜的自然极化特性容易劣化或丧失。
作为在半导体器件的制造过程中进行的在氢气氛中的热处理的一个例子可以举出，形成铝布线后，为了确保晶体管的性能，例如在400℃温度下进行10-30分钟的氢退火等。
下面参照图11说明例如日本专利申请公开特开平04-102367中所述的、具有由强电介质膜构成的电容绝缘膜的以往的半导体器件。
如图11所示，在半导体衬底10的表面层形成埋入型元件隔离区11。在被元件隔离区11所包围的区域中的半导体衬底10上面间隔栅极绝缘膜12形成栅电极13，并在被元件隔离区11包围的半导体衬底10的表面部形成源极区域14和漏极区域15，在漏极区域15上连接位线16。由栅电极13、源极区域14和漏极区域15构成了形成存储元件用晶体管的场效应晶体管，栅电极13成为字线。
在半导体衬底10的上面形成保护绝缘膜17，将栅电极13、源极区域14、漏极区域15以及位线16覆盖住，在该保护绝缘膜17中埋入贯穿该保护绝缘膜17而延伸至源极区域14的、由钨构成的接触插针18，在保护绝缘膜17的上面形成与接触插针18的上端连接的电容下部电极19。电容下部电极19由Pt膜和导电性叠层阻挡膜构成，所述的导电性叠层阻挡膜由IrO2膜、Ir膜和TiAlN膜的叠层膜构成，用于防止氧和氢的透过。
在保护绝缘膜17上面的电容下部电极19彼此之间形成由氮化硅膜构成的第1氢阻挡膜20，在电容下部电极19和第1氢阻挡膜20的上面，形成由强电介质膜构成的电容绝缘膜21和电容上部电极22，由电容下部电极19、电容绝缘膜21和电容上部电极22构成强电介质电容器。
但是，为了使形成电容绝缘膜21的强电介质膜结晶化，需要例如在850℃温度下进行3分钟的氧退火处理，为了防止构成接触插针的钨与氧发生异常反应，在构成电容下部电极19的导电性叠层阻挡膜中含有IrO2膜和Ir膜。
在第1氢阻挡膜20的上面，采用溅射法形成由Al2O3(氧化铝)或TiAlO(氧化铝钛)构成的第2氢阻挡膜23。
但是，在上述半导体器件中，由于为了使形成电容绝缘膜21的强电介质膜结晶化而进行的氧退火处理，在电容下部电极19的内部发生剥离，因而在氢气氛中热处理的工艺过程中不能完全防止氢侵入电容绝缘膜21中。这是该半导体器件存在的第1个问题。
另外，由于第2氢阻挡膜23的结晶性和被覆性不好，第2氢阻挡膜23不能完全防止氢的侵入。这是该半导体器件存在的第2个问题。
发明内容
鉴于上述问题，本发明的目的是，在为了使形成电容绝缘膜的强电介质膜结晶化而进行的氧退火处理中防止电容下部电极的内部发生剥离，并通过提高第2氢阻挡膜的结晶性和被覆性，在氢气氛中进行的热处理工艺过程中确实有效地防止氢侵入电容绝缘膜中。
第1研究结果下面说明本发明人对于发生上述第1个问题的机理所进行的研究。
如上所述，为了使形成电容绝缘膜21的强电介质膜结晶化，通常要在650℃-850℃的温度范围内进行氧退火处理。图12是表示由于氧退火处理而产生的第1氢阻挡膜20的热应力与半导体衬底的温度之间关系的热应力曲线。该场合的氧退火处理，是在升温速率+4℃/分、降温速率-10℃/分、在850℃下的保持时间为30分钟的条件下进行的。另外，纵轴的正向表示拉伸应力，负向表示受压应力。
由图12可以看出，当衬底温度达到600℃以上时，第1氢阻挡膜20的应力由受压应力变为拉伸应力。
本发明人发现，由于应力由受压应力变为拉伸应力，电容下部电极19中的叠层界面、特别是Ir膜与TiAlN膜的界面处的附着力恶化，在电容下部电极19的内部发生剥离。如上所述，一旦电容下部电极19的内部发生剥离，剥离面就会形成氢的通道，因而难以完全防止氢侵入电容绝缘膜22中。
本发明的解决上述第1个问题的原理是，做成即使第1氢阻挡膜所受到的应力由受压应力变为拉伸应力，该应力的变化也不会影响到电容下部电极。
第2研究结果下面说明本发明人对于发生上述第2个问题的机理所进行的分析和研究。
第2氢阻挡膜23，通常是由采用成膜过程中不产生氢的溅射法形成的Al2O3膜等构成的。
假如采用CVD法形成第2氢阻挡膜23的Al2O3膜，会发生的反应。此时，由于成膜气体中含有氢，因而单纯采用CVD法形成第2氢阻挡膜23时，强电介质电容器会发生劣化。
因此，由Al2O3膜等构成的第2氢阻挡膜23通常是采用成膜过程中不产生氢的溅射法形成的，但是，溅射法对于具有高低差异的表面来说被覆性一般较差。
本发明人发现，在采用溅射法形成第2氢阻挡膜23时，第2氢阻挡膜23上与强电介质电容器的棱角部位对应的部分被覆性恶化，对于氢的阻挡性具有重要影响的结晶性和致密性劣化，因而沿着第2氢阻挡膜23的晶界产生氢的通道。因此，第2氢阻挡膜不能完全防止氢的侵入。
本发明的解决第2个问题的原理是，提高第2氢阻挡膜上与强电介质电容器的棱角部相对应的部位的被覆性。
本发明是基于上述第1和第2研究结果而完成的。
本发明的第1半导体器件具备下列部分在衬底上形成的第1氢阻挡膜；在上述第1氢阻挡膜上形成的电容下部电极；在上述第1氢阻挡膜上形成的、覆盖住上述电容下部电极的侧面并使上述电容下部电极的上面露出的第1绝缘膜；在上述电容下部电极和上述第1绝缘膜的上面形成的由绝缘性金属氧化物构成的电容绝缘膜；在上述电容绝缘膜上形成的电容上部电极；在上述第1绝缘膜上形成的第2绝缘膜，其覆盖住上述电容绝缘膜和上述电容上部电极，在与上述电容上部电极的棱角部位相对应的部位上具有倾斜部；以及在上述第2绝缘膜上形成的第2氢阻挡膜。
采用上述第1半导体器件时，由于电容下部电极被设置在第1氢阻挡膜上，因而，即使第1氢阻挡膜受到的应力由受压应力变为拉伸应力，该应力变化也不会对电容下部电极产生不利的影响，在电容下部电极内部不会发生剥离。因此，在电容下部电极的内部不会形成氢的通道。另外，由于第2氢阻挡膜是在与电容上部电极的棱角部位相对应的部位上具有倾斜部的第2绝缘膜上形成的，因而第2氢阻挡膜的与电容上部电极的棱角部位相对应的部位的被覆性得到提高，从而提高了第2氢阻挡膜的结晶性和致密性。因此，在第2氢阻挡膜中不会产生沿着晶界形成的氢通道，第2氢阻挡膜可以确实有效地防止氢的侵入。因此，采用第1半导体器件时，可以确实有效地防止氢侵入电容绝缘膜中。
本发明的第2半导体器件具备下列部分在衬底上形成的第1氢阻挡膜；在第1氢阻挡膜上形成的电容下部电极；在第1氢阻挡膜上形成的、覆盖住电容下部电极的侧面并使电容下部电极的上面露出的第1绝缘膜；在电容下部电极和第1绝缘膜的上面形成的由绝缘性金属氧化物构成的电容绝缘膜；在电容绝缘膜上形成的电容上部电极；在第1绝缘膜上覆盖电容绝缘膜和电容上部电极形成的第2绝缘膜；由与上述第2绝缘膜不同的材料构成的第3绝缘膜，其覆盖上述第2绝缘膜，并且与上述电容上部电极的棱角部位相对应的部位通过再流平(reflow)而变得平滑；以及在第3绝缘膜上形成的第2氢阻挡膜。
采用上述第2半导体器件时，由于电容下部电极被设置在第1氢阻挡膜上，因而，即使第1氢阻挡膜受到的应力由压应力变为拉伸应力，该应力变化也不会对电容下部电极产生不利的影响，在电容下部电极内部不会发生剥离。因此，在电容下部电极的内部不会形成氢的通道。另外，由于第2氢阻挡膜是在与电容上部电极的棱角部位相对应的部位通过再流平而变得平滑的第3绝缘膜上形成的，因而第2氢阻挡膜的与电容上部电极的棱角部位相对应的部位的被覆性得到提高，从而提高了第2氢阻挡膜的结晶性和致密性。因此，在第2氢阻挡膜中不会产生沿着晶界形成的氢通道，第2氢阻挡膜可以确实有效地防止氢的侵入。因此，采用第2半导体器件时，可以确实有效地防止氢侵入电容绝缘膜中。
在上述第1或第2半导体器件中，优选的是，由电容下部电极、电容绝缘膜和电容上部电极构成的强电介质电容器被第1氢阻挡膜和第2氢阻挡膜完全覆盖。
这样，可以更加确实有效地防止氢侵入电容绝缘膜中。
在上述第1或第2半导体器件中，优选的是，第1绝缘膜和第2绝缘膜形成岛状，并通过第1氢阻挡膜的周端部与第2氢阻挡膜的下端部相连接，强电介质电容器被第1氢阻挡膜和第2氢阻挡膜完全覆盖。
这样，可以更加确实有效地防止氢侵入电容绝缘膜中。
在上述第1或第2半导体器件中，当电容下部电极是由自下而上顺次形成的TiN膜、TiAlN膜、Ir膜、IrO2膜和Pt膜的叠层膜构成的场合，可以特别有效地发挥本发明的效果。
即，在电容下部电极由上述叠层膜构成的场合，当电容下部电极受到应力变化的影响时，在电容下部电极中的叠层界面，特别是Ir膜与TiAlN膜的界面处的附着力容易降低，但采用上述第1或第2半导体器件时，电容下部电极不容易受应力变化的影响，因而电容下部电极中的叠层界面处的附着力不容易降低。
在上述第2半导体器件中，优选的是，第3绝缘膜是由采用臭氧CVD法形成的非掺杂型氧化硅膜或掺杂了硼和磷中至少1种的氧化硅膜构成。
这样，第3绝缘膜上的与电容上部电极的棱角部位相对应的部位可以通过再流平而确实变得平滑。
本发明的第1半导体器件的制造方法具有下列步骤在衬底上中间间隔保护绝缘膜而形成第1氢阻挡膜的步骤；在第1氢阻挡膜上形成电容下部电极的步骤；在第1氢阻挡膜的上面形成第1绝缘膜将电容下部电极的侧面覆盖并使电容下部电极的上面露出的步骤；在电容下部电极和第1绝缘膜的上面形成由绝缘性金属氧化物构成的电容绝缘膜的步骤；在电容绝缘膜上形成电容上部电极的步骤；在第1绝缘膜上覆盖电容绝缘膜和电容上部电极形成第2绝缘膜的步骤；在第2绝缘膜上的与电容上部电极的棱角部位相对应的部位形成倾斜部的步骤；在具有倾斜部的第2绝缘膜上形成第2氢阻挡膜的步骤。
采用上述第1半导体器件的制造方法时，由于电容下部电极被设置在第1氢阻挡膜上，因而即使第1氢阻挡膜所受到的应力由受压应力变为拉伸应力，该应力变化也不会对电容下部电极产生不利的影响，在电容下部电极内部不会发生剥离，因而电容下部电极内部不会形成氢的通道。另外，由于第2氢阻挡膜是在与电容上部电极的棱角部位相对应的部位具有倾斜部的第2绝缘膜上形成的，因而第2氢阻挡膜上的与电容上部电极的棱角部位相对应的部位的被覆性得到提高，从而提高了第2氢阻挡膜的结晶性和致密性。因而，在第2氢阻挡膜中不会产生沿着晶界形成的氢通道，第2氢阻挡膜能够确实有效地防止氢的侵入。因此，可以确实有效地防止氢侵入电容绝缘膜中。
在第1半导体器件的制造方法中，优选的是，在第2绝缘膜上的与电容上部电极的棱角部位相对应的部位形成倾斜部的步骤包含通过对第2绝缘膜溅射隋性离子而形成倾斜部的工艺过程。
像这样对第2绝缘膜溅射隋性离子时，可以确实有效地在第2绝缘膜上与电容上部电极的棱角部位相对应的部位形成倾斜部。
在第1半导体器件的制造方法中，优选的是，在第2绝缘膜上的与电容上部电极的棱角部位相对应的部位形成倾斜部的步骤包含通过对第2绝缘膜进行全面刻蚀而形成倾斜部的工艺过程。
像这样对第2绝缘膜进行全面刻蚀时，可以确实有效地在第2绝缘膜上与电容上部电极的棱角部位相对应的部位形成倾斜部。
第1半导体器件的制造方法优选的是，在第2绝缘膜上形成倾斜部的步骤与形成第2氢阻挡膜的步骤之间，具有对第2绝缘膜和第1绝缘膜选择性地进行刻蚀从而使第2绝缘膜和第1绝缘膜形成岛状的步骤；形成第2氢阻挡膜的步骤包含有通过将第1氢阻挡膜的周端部与第2氢阻挡膜的下端部连接而使由电容下部电极、电容绝缘膜和电容上部电极构成的强电介质电容器被第1氢阻挡膜和第2氢阻挡膜完全覆盖的工艺过程。
这样，可以更确实有效地防止氢侵入电容绝缘膜中。
本发明的第2半导体器件的制造方法具有下列步骤在衬底上中间间隔保护绝缘膜而形成第1氢阻挡膜的步骤；在第1氢阻挡膜上形成电容下部电极的步骤；在第1氢阻挡膜的上面形成第1绝缘膜将电容下部电极的侧面覆盖并使电容下部电极的上面露出的步骤；在电容下部电极和第1绝缘膜的上面形成由绝缘性金属氧化物构成的电容绝缘膜的步骤；在电容绝缘膜上形成电容上部电极的步骤；在第1绝缘膜上覆盖电容绝缘膜和电容上部电极形成第2绝缘膜的步骤；在第2绝缘膜上形成由与第2绝缘膜不同的材料构成的第3绝缘膜的步骤；通过将第3绝缘膜再流平使第3绝缘膜上的与电容上部电极的棱角部位相对应的部位变得平滑的步骤；以及在与电容上部电极的棱角部位相对应的部位变得平滑的第3绝缘膜上形成第2氢阻挡膜的步骤。
采用上述第2半导体器件的制造方法时，由于电容下部电极被设置在第1氢阻挡膜上，因而即使第1氢阻挡膜所受到的应力由压应力变为拉应力，该应力变化也不会对电容下部电极产生不利的影响，在电容下部电极内部不会发生剥离，因而电容下部电极内部不会形成氢的通道。另外，由于第2氢阻挡膜是在与电容上部电极的棱角部位相对应的部位通过再流平而变得平滑第3绝缘膜上形成的，因而第2氢阻挡膜上的与电容上部电极的棱角部位相对应的部位的被覆性得到提高，从而提高了第2氢阻挡膜的结晶性和致密性。因而，在第2氢阻挡膜中不会产生沿着晶界形成的氢通道，第2氢阻挡膜能够确实有效地防止氢的侵入。因此，可以确实有效地防止氢侵入电容绝缘膜中。
在上述第2半导体器件的制造方法中，优选的是，形成第3绝缘膜的步骤包含有采用臭氧CVD法形成由非掺杂型氧化硅膜或掺杂了硼和磷中至少1种的氧化硅膜构成的第3绝缘膜的工艺过程。
这样，第3绝缘膜上的与电容上部电极的棱角部位相对应的部位可以通过再流平而确实变得平滑。
第2半导体器件的制造方法优选的是，在将第3绝缘膜再流平的步骤与形成第2氢阻挡膜的步骤之间，具有对第3绝缘膜、第2绝缘膜和第1绝缘膜选择性地进行刻蚀从而使第3绝缘膜、第2绝缘膜和第1绝缘膜形成岛状的步骤；形成第2氢阻挡膜的步骤包含有通过将第1氢阻挡膜的周端部与第2氢阻挡膜的下端部连接而使由电容下部电极、电容绝缘膜和电容上部电极构成的强电介质电容器被第1氢阻挡膜和第2氢阻挡膜完全覆盖的工艺过程。
这样，可以更确实有效地防止氢侵入电容绝缘膜中。
在上述第1或第2半导体器件的制造方法中，当电容下部电极是由自下而上顺次形成的TiN膜、TiAlN膜、Ir膜、IrO2膜和Pt膜的叠层膜构成的场合，可以特别有效地发挥本发明的效果。
即，在电容下部电极由上述叠层膜构成的场合，当电容下部电极受到应力变化的影响时，在电容下部电极中的叠层界面、特别是Ir膜与TiAlN膜的界面处的附着力容易降低，但在采用上述第1或第2半导体器件的制造方法得到的半导体器件中，电容下部电极不容易受应力变化的影响，因而电容下部电极中的叠层界面处的附着力不容易降低。
图1是第1实施方式的半导体器件的剖面图。
图2A～图2C是表示第1实施方式的半导体器件的第1制造方法的各个工序的剖面图。
图3A～图3C是表示第1实施方式的半导体器件的第1制造方法的各个工序的剖面图。
图4A～图4C是表示第1实施方式的半导体器件的第2制造方法的各个工序的剖面图。
图5A～图5C是表示第1实施方式的半导体器件的第2制造方法的各个工序的剖面图。
图6是第3实施方式的半导体器件的剖面图。
图7A～图7C是表示第3实施方式的半导体器件的制造方法的各个工序的剖面图。
图8A～图8C是表示第3实施方式的半导体器件的制造方法的各个工序的剖面图。
图9是表示第1实施方式的半导体器件中形成导电膜的TiN膜的膜厚与电容下部电极和接触插针的接触电阻的关系的图。
图10是表示以往的半导体器件、第1实施方式的半导体器件和强电介质膜单体中的强电介质膜的极化量的图示。
图11是以往的半导体器件的剖面图。
图12是表示由于氧退火处理而引起的第1氢阻挡膜的热应力与半导体衬底温度的关系的热应力曲线图。
具体实施例方式
第1实施方式下面参照图1说明本发明的第1实施方式的半导体器件。
图1表示第1实施方式的半导体器件的截面结构，如图1所示，在由硅构成的半导体衬底100的表面层形成埋入型元件隔离区101。在被元件隔离区101包围的区域中的半导体衬底100的上面，中间间隔栅极绝缘膜102形成栅电极103，并在被元件隔离区101包围的半导体衬底100的表面层形成源极区域104和漏极区域105。在栅电极103、源极区域104和漏极区域105的表面部形成硅化钴层106。由栅电极103、源极区域104和漏极区域105构成了成为存储元件用晶体管的场效应晶体管，栅电极103形成字线。
在半导体衬底100上形成保护绝缘膜107，将栅电极103、源极区域104和漏极区域105覆盖住，在该保护绝缘膜107上的预定区域形成第1氢阻挡膜108。埋入贯穿第1氢阻挡膜108和保护绝缘膜107延伸的由钨构成的接触插针109，该接触插针109的下端与源极区域104连接。
在第1氢阻挡膜108的上面设置与接触插针109的上端连接的导电膜110，并在导电膜110上形成电容下部电极111，导电膜110和电容下部电极111的周围被上表面与电容下部电极111的上表面为一个面的第1绝缘膜112所包围。
在电容下部电极111和第1绝缘膜112的上面形成由强电介质膜构成的电容绝缘膜113，在该电容绝缘膜113的上面形成电容上部电极114，由电容下部电极111、电容绝缘膜113和电容上部电极114构成强电介质电容器。
在第1绝缘膜112的上面设置第2绝缘膜115，将强电介质电容器覆盖，在该第2绝缘膜115上的与强电介质电容器的棱角部相对应的部分上设置倾斜部115a。
覆盖第1氢阻挡膜108、第1绝缘膜112和第2绝缘膜115形成第2氢阻挡膜116，该第2氢阻挡膜116的下端部与第1氢阻挡膜108的周端部连接。
下面参照图2A～C和图3A～C说明第1实施方式的半导体器件的第1制造方法。
首先，如图2A所示，在由硅构成的半导体衬底100的表面层形成具有300nm-750nm厚度的埋入型元件隔离区101，接着，在被元件隔离区101包围的区域中的半导体衬底100上形成具有3nm-13nm厚度的栅极绝缘膜102。随后，在栅极绝缘膜102上沉积具有70nm-200nm厚度的非掺杂型非晶硅膜，然后通过干刻蚀将该非晶硅膜变成图案，形成栅电极103。
其次，在被元件隔离区101包围的半导体衬底100的表面部，以栅电极103为掩模，以5-10×1015/cm2的掺杂量注入硼离子，随后在650℃-850℃的温度范围内进行活化退火10-30分钟，形成源极区域104和漏极区域105。另外，在栅电极103、源极区域104和漏极区域105的表面部形成具有5nm-20nm厚度的硅化钴层106。
接着，在半导体衬底100上形成由具有300nm-700nm厚度的BPSG膜构成的保护绝缘膜107，将栅电极103、源极区域104和漏极区域105覆盖。在该BPSG膜中，硼浓度设定为0.5-2.5％(重量)，磷浓度设定为1.0-6.0％(重量)。然后，采用CVD法在保护绝缘膜107上沉积由具有50nm-200nm厚度的SiN膜(氮化硅膜)构成的第1氢阻挡膜108。
随后，在第1氢阻挡膜108和保护绝缘膜107上形成接触孔，用CVD法在第1氢阻挡膜108的整个表面上沉积钨，对该钨膜进行刻蚀或CMP，形成贯穿第1氢阻挡膜108和保护绝缘膜107延伸的接触插针109。
然后，如图2B所示，采用CVD法在第1氢阻挡膜108上沉积具有5nm-50nm厚度的TiN膜，再用溅射法在该TiN膜上沉积由从上层顺序叠层的、具有50nm-150nm厚度的Pt膜、具有50nm-150nm厚度的IrO2膜、具有50nm-150nm厚度的Ir膜和具有10nm-100nm厚度的TiAlN膜构成的叠层膜，然后使TiN膜和叠层膜成为图案，形成由TiN膜构成的导电膜110和由叠层膜构成的电容下部电极111。
随后，采用HDP(high density plasma高密度等离子)-CVD法在第1氢阻挡膜108上沉积具有155nm-800nm厚度的第1绝缘膜112。将导电膜110和电容下部电极111覆盖。
接着，如图2C所示，采用CMP法对第1绝缘膜112进行研磨，直至电容下部电极111露出，使第1绝缘膜112的上表面与电容下部电极111的上表面形成一个平面。
然后，采用MOD(有机金属分解)法、MOCVD(有机金属化学气相成膜)法、溅射法或涂敷法，在电容下部电极111和第1绝缘膜112的上面形成由具有50nm-150nm厚度的SrBi2(Tal-xNbx)2O9膜构成的具有铋层状钙钛矿结构的强电介质膜，然后用溅射法在强电介质膜上沉积具有50nm-100nm厚度的铂膜，然后使该铂膜和强电介质膜成为图案，形成由强电介质膜构成的电容绝缘膜113和由铂膜构成的电容上部电极114。这样，形成了由电容下部电极111、电容绝缘膜113和电容上部电极114构成的强电介质电容器。
随后，如图3A所示，在第1绝缘膜112上形成由具有50nm-300nm厚度的氧化硅膜构成的第2绝缘膜115，将电容绝缘膜113和电容上部电极114覆盖，然后在氩等离子气氛中对第2绝缘膜115溅射氩离子，在第2绝缘膜115上的与电容上部电极114的棱角部对应的部分上形成倾斜部115a。所述的氩溅射例如在源功率350W、偏置功率250W和氩气流量5ml/分(标准状态)的条件下进行120秒。此时，在第2绝缘膜115上形成倾斜部115a的溅射过程中，在第2绝缘膜115的倾斜部115a上不使电容上部电极114的棱角部露出。
然后，如图3B所示，对第2绝缘膜115、第1绝缘膜112和第1氢阻挡膜108选择性地进行干刻蚀，使第2绝缘膜115、第1绝缘膜112和第1氢阻挡膜108变成岛状。在这种场合下，在第2绝缘膜115的倾斜部115a上也不使电容上部电极114的棱角部露出。
接着，在氧气氛中和650℃-850℃温度下通过15秒-5分钟的RTA(rapid thermal anneal)进行氧退火，使构成电容绝缘膜113的强电介质膜结晶化。
如图12所示，经过该氧退火，第1氢阻挡膜108中产生应力变化。但是，第1氢阻挡膜108的应力变化被导电膜110和第1绝缘膜112所减轻，因而在电容下部电极111中的叠层界面，特别是Ir膜与TiAlN膜的界面处不会发生剥离。
然后，如图3C所示，采用溅射法沉积由具有5nm-100nm厚度的Al2O3膜或TiAlO膜构成的第2氢阻挡膜116，将刻蚀成岛状的第2绝缘膜115、第1绝缘膜112和第1氢阻挡膜108完全覆盖，随后使第2氢阻挡膜116形成图案，将包围岛状的第2绝缘膜115、第1绝缘膜112和第1氢阻挡膜108的部分以外的区域除去。在这种场合下也可确保第2氢阻挡膜116的下部与第1氢阻挡膜108的周端部的连接。
采用第1实施方式时，由于第2氢阻挡膜116被沉积到在与强电介质电容器的棱角部相对应的部分上具有倾斜部115a的第2绝缘膜115上，因而，尽管采用溅射法进行沉积，第2氢阻挡膜116上的与强电介质电容器的棱角部相对应的部分的被覆性仍然提高了。因此，在第2氢阻挡膜116的整个范围内结晶性和致密性提高，可以防止产生氢通道，从而提高了对于氢的阻挡性能。
下面说明为了评价第1实施方式而进行的试验结果。图9表示形成导电膜110的TiN膜的膜厚与电容下部电极111和接触插针109的接触电阻的关系，由图9可以看出，在TiN膜的膜厚为0即未设置导电膜110的场合，接触电阻出现分散和波动，而在TiN膜的膜厚为10nm、20nm和40nm时，接触电阻的值比较小而且稳定。由此可知，在未设置导电膜110的场合，电容下部电极111的叠层界面处发生剥离，接触电阻分散波动，而在设置了导电膜110的场合，电容下部电极111的叠层界面处不发生剥离，因而接触电阻小而且稳定。
图10表示图11中所示的以往的半导体器件、第1实施方式的半导体器件和强电介质膜单体(对照物)中的强电介质膜的极化量。由图10可以看出，采用第1实施方式时，可以防止由于制造过程中产生的氢使构成电容绝缘膜113的强电介质膜被还原，因而可以减轻强电介质膜的极化量的劣化。另外，采用第1实施方式时，构成电容绝缘膜113的强电介质膜的极化量，与强电介质膜单体(对照物)中的强电介质膜的极化量几乎没有变化。
第2实施方式下面，作为本发明的第2实施方式参照图4A～C和图5A～C说明第1实施方式的半导体器件的第2制造方法。采用第2制造方法制造的半导体器件，与采用第1实施方式即第1制造方法制造的半导体器件相比，唯一的不同点在于，在第2绝缘膜115上的与强电介质电容器对应的部位形成的倾斜部115a具有平滑的形状。
首先，与第1实施方式同样，如图4A所示，在由硅构成的半导体衬底100的表层形成具有300nm-750nm厚度的埋入型元件隔离区101，接着，在被元件隔离区101包围的区域中的半导体衬底100上形成具有3nm-12nm厚度的栅极绝缘膜102。随后，在栅极绝缘膜102上沉积具有70nm-200nm厚度的非掺杂型非晶硅膜，将该非晶硅膜干刻蚀成图案，形成栅电极103。在被元件隔离区101包围的半导体衬底100的表面部，以栅电极103为掩模，注入硼离子，然后进行活化退火，形成源极区域104和漏极区域105。另外，在栅电极103、源极区域104和漏极区域105的表面部形成具有5nm-20nm厚度的硅化钴层106。
随后，在半导体衬底100上形成由具有300nm-700nm厚度的BPSG膜构成的保护绝缘膜107，将栅电极103、源极区域104和漏极区域105覆盖，随后用CVD法在保护绝缘膜107上沉积由具有50nm-200nm厚度的SiN膜构成的第1氢阻挡膜108。接着，在第1氢阻挡膜108和保护绝缘膜107上形成接触孔，采用CVD法在第1氢阻挡膜108的整个表面上沉积钨膜，通过对该钨膜进行刻蚀或CMP，形成贯穿第1氢阻挡膜108和保护绝缘膜107延伸的接触插针109。
然后，如图4B所示，采用CVD法在第1氢阻挡膜108上沉积具有5nm-50nm厚度的TiN膜，再用溅射法在该TiN膜110上沉积由从上层顺序叠层的、具有50nm-150nm厚度的Pt膜、具有50nm-150nm厚度的IrO2膜、具有50nm-150nm厚度的Ir膜和具有10nm-100nm厚度的TiAlN膜构成的叠层膜，然后使TiN膜和叠层膜成为图案，形成由TiN膜构成的导电膜110和由叠层膜构成的电容下部电极111。
随后，采用HDP-CVD法在第1氢阻挡膜108上沉积具有155nm-800nm厚度的第1绝缘膜112。将导电膜110和电容下部电极111覆盖。
接着，如图4C所示，采用CMP法对第1绝缘膜112进行研磨，直至电容下部电极111露出，使第1绝缘膜112的上表面与电容下部电极111的上表面形成一个平面。
然后，采用MOD(有机金属分解)法、MOCVD(有机金属化学气相成膜)法、溅射法或涂敷法，在电容下部电极111和第1绝缘膜112的上面形成由具有50nm-150nm厚度的SrBi2(Tal-xNbx)2O9膜构成的具有铋层状钙钛矿结构的强电介质膜，然后用溅射法在强电介质膜上沉积具有50nm-100nm厚度的铂膜，然后使该铂膜和强电介质膜成为图案，形成由强电介质膜构成的电容绝缘膜113和由铂膜构成的电容上部电极114。这样，形成了由电容下部电极111、电容绝缘膜113和电容上部电极114构成的强电介质电容器。
随后，如图5A所示，在第1绝缘膜112上形成由具有50nm-300nm厚度的氧化硅膜构成的第2绝缘膜115，将电容绝缘膜113和电容上部电极114覆盖，然后，例如使用氧化膜刻蚀装置对第2绝缘膜115进行全面刻蚀，在第2绝缘膜115上的与电容上部电极114的棱角部对应的部分上形成平滑的倾斜部115a。上述的全面刻蚀例如是在源功率2200W、偏置功率1300W、室内压力0.665Pa、C2F6气体流量40ml/分(标准状态)、O2气体流量2ml/分(标准状态)的条件下进行10秒。此时，在第2绝缘膜115上形成平滑的倾斜部115a的全面刻蚀过程中，在第2绝缘膜115的倾斜部115a上不使电容上部电极111和电容绝缘膜113的棱角部露出。
然后，如图5B所示，对第2绝缘膜115、第1绝缘膜112和第1氢阻挡膜108选择性地进行干刻蚀，使第2绝缘膜115、第1绝缘膜112和第1氢阻挡膜108变成岛状。在这种场合下，在第2绝缘膜115的倾斜部115a上也不应使电容上部电极111和电容绝缘膜113的棱角部露出。
接着，在氧气氛中和650-850℃温度下通过15秒-5分钟的RTA进行氧退火，使构成电容绝缘膜113的强电介质膜结晶化。
如图12所示，经过该氧退火，第1氢阻挡膜108中产生应力变化。但是，第1氢阻挡膜108的应力变化被导电膜110和第1绝缘膜112所减轻，因而在电容下部电极111中的叠层界面，特别是Ir膜与TiAlN膜的界面处不会发生剥离。
然后，如图5C所示，采用溅射法沉积由具有5nm-100nm厚度的Al2O3膜或TiAlO膜构成的第2氢阻挡膜116，将刻蚀成岛状的第2绝缘膜115、第1绝缘膜112和第1氢阻挡膜108完全覆盖，随后使第2氢阻挡膜116形成图案，将包围岛状的第2绝缘膜115、第1绝缘膜112和第1氢阻挡膜108的部分以外的区域除去。在这种场合下也可确保第2氢阻挡膜116的下部与第1氢阻挡膜108的周端部的连接。
采用第2实施方式时，由于在与强电介质电容器的棱角部对应的部分具有平滑的倾斜部115a的第2绝缘膜115上沉积第2氢阻挡膜116，因而，尽管采用溅射法进行沉积，在第2氢阻挡膜116上与强电介质电容器的棱角部对应的部分的被覆性仍然提高了。因此，在第2氢阻挡膜116的整个范围内结晶性和致密性得到改善，可以防止产生氢的通道，提高对于氢的阻挡性能。
第3实施方式下面参照图6说明第3实施方式的半导体器件。
图6表示第3实施方式的半导体器件的截面结构，如图6所示，在由硅构成的半导体衬底200的表面层形成埋入型元件隔离区201。在被元件隔离区201包围的区域中的半导体衬底200的上面，中间间隔栅极绝缘膜202形成栅电极203，并在被元件隔离区201包围的半导体衬底200的表面层形成源极区域204和漏极区域205。在栅电极203、源极区域204和漏极区域205的表面部形成硅化钴层206。由栅电极203、源极区域204和漏极区域205构成了成为存储元件用晶体管的场效应晶体管，栅电极203形成字线。
在半导体衬底200上形成保护绝缘膜207，将栅电极203、源极区域204和漏极区域205覆盖住，在该保护绝缘膜207上的预定区域形成第1氢阻挡膜208。埋入贯穿第1氢阻挡膜208和保护绝缘膜207延伸的由钨构成的接触插针209，该接触插针209的下端与源极区域204连接。
在第1氢阻挡膜208的上面设置与接触插针209的上端连接的导电膜210，并在导电膜210上形成电容下部电极211，导电膜210和电容下部电极211的周围被上表面与电容下部电极211的上表面为一个平面的第1绝缘膜212所包围。
在电容下部电极211和第1绝缘膜212的上面形成由强电介质膜构成的电容绝缘膜213，在该电容绝缘膜213的上面形成电容上部电极214，由电容下部电极211、电容绝缘膜213和电容上部电极214构成强电介质电容器。
在第1绝缘膜212的上面形成由非掺杂型氧化硅膜构成的第2绝缘膜215和由BPSG膜构成的第3绝缘膜216，将强电介质电容器覆盖。另外，作为第3绝缘膜216，也可以使用非掺杂型氧化硅膜或掺杂了硼或磷的氧化硅膜代替BPSG膜。
覆盖第1氢阻挡膜208、第1绝缘膜212、第2绝缘膜215和第3绝缘膜216形成第2氢阻挡膜217，该第2氢阻挡膜217的下端部与第1氢阻挡膜208的周端部连接。
下面参照图7A～C和图8A～C说明第3实施方式的半导体器件的第1制造方法。
首先，如图7A所示，在由硅构成的半导体衬底200的表面层形成具有300nm-750nm厚度的埋入型元件隔离区201，接着，在被元件隔离区201包围的区域中的半导体衬底200上形成具有3nm-12nm厚度的栅极绝缘膜202。随后，在栅极绝缘膜202上沉积具有70nm-200nm厚度的非掺杂型非晶硅膜，然后通过干刻蚀将该非晶硅膜变成图案，形成栅电极203。
其次，在被元件隔离区201包围的半导体衬底200的表面部，以栅电极203为掩模，以5-10×1015/cm2的掺杂量注入硼离子，随后在650℃-850℃的温度范围内进行活化退火10-30分钟，形成源极区域204和漏极区域205。另外，在栅电极203、源极区域204和漏极区域205的表面部形成具有5nm-20nm厚度的硅化钴层206。
接着，在半导体衬底200上形成由具有300nm-700nm厚度的BPSG膜构成的保护绝缘膜207，将栅电极203、源极区域204和漏极区域205覆盖。在该BPSG膜中，硼浓度设定为0.5-2.5％(重量)，磷浓度设定为1.0-6.0％(重量)。然后，采用CVD法在保护绝缘膜207上沉积由具有50nm-200nm厚度的SiN膜(氮化硅膜)构成的第1氢阻挡膜208。
随后，在第1氢阻挡膜208和保护绝缘膜207上形成接触孔，用CVD法在第1氢阻挡膜208的整个表面上沉积钨膜，对该钨膜进行刻蚀或CMP，形成贯穿第1氢阻挡膜208和保护绝缘膜207延伸的接触插针209。
然后，如图7B所示，采用CVD法在第1氢阻挡膜208上沉积具有5nm-50nm厚度的TiN膜，再用溅射法在该TiN膜上沉积由从上层顺序叠层的、具有50nm-150nm厚度的Pt膜、具有50nm-150nm厚度的IrO2膜、具有50nm-150nm厚度的Ir膜和具有10nm-100nm厚度的TiAlN膜构成的叠层膜，然后使TiN膜和叠层膜成为图案，形成由TiN膜构成的导电膜210和由叠层膜构成的电容下部电极211。
随后，采用HDP-CVD法在第1氢阻挡膜208上沉积具有155nm-800nm厚度的第1绝缘膜212。将导电膜210和电容下部电极211覆盖。
接着，如图7C所示，采用CMP法对第1绝缘膜212进行研磨，直至电容下部电极211露出，使第1绝缘膜212的上表面与电容下部电极211的上表面形成一个平面。
然后，采用MOD(有机金属分解)法、MOCVD(有机金属化学气相成膜)法、溅射法或涂敷法，在电容下部电极211和第1绝缘膜212的上面形成由具有50nm-150nm厚度的SrBi2(Tal-xNbx)2O9膜构成的具有铋层状钙钛矿结构的强电介质膜，然后用溅射法在强电介质膜上沉积具有50nm-100nm厚度的铂膜，然后使该铂膜和强电介质膜成为图案，形成由强电介质膜构成的电容绝缘膜213和由铂膜构成的电容上部电极214。这样，形成了由电容下部电极211、电容绝缘膜213和电容上部电极214构成的强电介质电容器。
随后，如图8A所示，例如采用CVD法在第1绝缘膜212上沉积由具有50nm-200nm厚度的非掺杂型氧化硅膜构成的防止扩散膜即第2绝缘膜215，将电容绝缘膜213和电容上部电极214覆盖，在这种场合下，第2绝缘膜215例如是在O3浓度11％(重量)、O3气体流量5500ml/分(标准状态)、He2气体流量4000ml/分(标准状态)、N2气体流量2000ml/分(标准状态)、TEOS(Si(OC2H5)4)气体流量350mg/分、温度；400℃、压力6650Pa、时间10秒的条件下进行沉积的。
然后，例如采用臭氧CVD法在第2绝缘膜215上沉积由具有300nm-700nm厚度的BPSG膜构成的第3绝缘膜216。在该BPSG膜中，硼浓度设定为0.5-6.0％(重量)，磷浓度设定为1.0-6.0％(重量)。另外，该BPSG膜例如是在下列条件下进行沉积的，即，O3浓度11％(重量)、O3气体流量4000ml/分(标准状态)、He2气体流量4000ml/分(标准状态)、N2气体流量2000ml/分(标准状态)、TEOS气体流量500mg/分、TMPO(PO(OCH3)3)气体流量23mg/分、TEB(B(OC2H5)3)气体流量100mg/分、温度；480℃、压力26600Pa、时间50秒。另外，作为第3绝缘膜216，也可以在工艺过程气体中不添加TMPO(PO(OCH3)3)和TEB(B(OC2H5)3)气体中的至少1种，代替BPSG膜形成非掺杂型氧化硅膜或掺杂了硼或磷的氧化硅膜。
随后，对于第3绝缘膜216、第2绝缘膜215、第1绝缘膜212和第1氢阻挡膜208选择性地进行干刻蚀，使第3绝缘膜216、第2绝缘膜215、第1绝缘膜212和第1氢阻挡膜208变成岛状。在这种场合下，在第3绝缘膜216和第2绝缘膜215上不应使电容上部电极214的棱角部露出。
接着，如图8B所示，在氧气氛中和650℃-850℃温度下通过15秒-30分钟的RTA进行氧退火，使构成电容绝缘膜113的强电介质膜结晶化，并使第3绝缘膜216再流平。通过再流平，使第3绝缘膜216上与强电介质电容器的棱角部对应的部分变得平滑。在这种场合，由于在由BPSG膜构成的第3绝缘膜216与电容上部电极214和电容绝缘膜213之间间隔由非掺杂型氧化硅膜构成的第2绝缘膜215，因而可以防止构成第3绝缘膜216的硼或磷扩散到电容上部电极214和电容绝缘膜213中。
然后，如图8C所示，采用溅射法沉积由具有5nm-100nm厚度的Al2O3膜或TiAlO膜构成的第2氢阻挡膜217，将刻蚀成岛状的第3绝缘膜216、第2绝缘膜215、第1绝缘膜212和第1氢阻挡膜208完全覆盖，随后使第2氢阻挡膜217形成图案，将包围岛状的第3绝缘膜216、第2绝缘膜215、第1绝缘膜212和第1氢阻挡膜208的部分以外的区域除去。在这种场合下，也可确保第2氢阻挡膜217的下部与第1氢阻挡膜208的周端部的连接。
采用第3实施方式时，由于将第3绝缘膜216再流平，使第3绝缘膜216上的与强电介质电容器的棱角部相对应的部分变得平滑，然后再沉积第2氢阻挡膜217，因而，尽管采用溅射法进行沉积，第2氢阻挡膜217上的与强电介质电容器的棱角部相对应的部分的被覆性仍然提高了。因此，在第2氢阻挡膜217的整个范围内结晶性和致密性得到改善，可以防止产生氢通道，从而提高了第2氢阻挡膜217的氢阻挡性能。
另外，将第3绝缘膜216再流平的工序可以通过与使构成电容绝缘膜213的强电介质膜结晶化的工序相同的氧退火来进行，因而可以抑制工序数的增加。
采用本发明的第1或第2半导体器件或者第1或第2半导体器件制造方法时，由于电容下部电极被设置在第1氢阻挡膜上，并且第2氢阻挡膜是在与电容上部电极的棱角部位对应的部位具有倾斜部的的第2绝缘膜上形成的，因而可以确实有效地防止氢侵入电容绝缘膜中。
权利要求
1.半导体器件，其特征在于，具有在衬底上形成的第1氢阻挡膜；在上述第1氢阻挡膜上形成的电容下部电极；在上述第1氢阻挡膜上形成的、覆盖住上述电容下部电极的侧面并使上述电容下部电极的上面露出的第1绝缘膜；在上述电容下部电极和上述第1绝缘膜的上面形成的由绝缘性金属氧化物构成的电容绝缘膜；在上述电容绝缘膜上形成的电容上部电极；在上述第1绝缘膜上形成的第2绝缘膜，其覆盖住上述电容绝缘膜和上述电容上部电极，在其与上述电容上部电极的棱角部位相对应的部位上具有倾斜部；以及在上述第2绝缘膜上形成的第2氢阻挡膜。
2.半导体器件，其特征在于，具有在衬底上形成的第1氢阻挡膜；在上述第1氢阻挡膜上形成的电容下部电极；在上述第1氢阻挡膜上形成的、覆盖住上述电容下部电极的侧面并使上述电容下部电极的上面露出的第1绝缘膜；在上述电容下部电极和上述第1绝缘膜的上面形成的由绝缘性金属氧化物构成的电容绝缘膜；在上述电容绝缘膜上形成的电容上部电极；在上述第1绝缘膜上形成的第2绝缘膜，其覆盖上述电容绝缘膜和上述电容上部电极；由与上述第2绝缘膜不同的材料构成的第3绝缘膜，其覆盖上述第2绝缘膜，并且与上述电容上部电极的棱角部位相对应的部位通过再流平而变得平滑；以及在上述第3绝缘膜上形成的第2氢阻挡膜。
3.权利要求1或2所述半导体器件，其特征在于，由上述电容下部电极、上述电容绝缘膜和上述电容上部电极构成的强电介质电容器被上述第1氢阻挡膜和上述第2氢阻挡膜完全覆盖。
4.权利要求3所述半导体器件，其特征在于，上述第1绝缘膜和上述第2绝缘膜形成岛状，并通过上述第1氢阻挡膜的周端部与上述第2氢阻挡膜的下端部相连接，上述强电介质电容器被上述第1氢阻挡膜和上述第2氢阻挡膜完全覆盖。
5.权利要求1～4中任一项所述的半导体器件，其特征在于，上述电容下部电极是由自下而上顺次形成的TiN膜、TiAlN膜、Ir膜、IrO2膜和Pt膜的叠层膜构成的。
6.权利要求2所述的半导体器件，其特征在于，上述第3绝缘膜是由采用臭氧CVD法形成的非掺杂型氧化硅膜或掺杂了硼和磷中至少1种的氧化硅膜构成。
7.半导体器件的制造方法，其特征在于，具有下列步骤在衬底上中间间隔保护绝缘膜而形成第1氢阻挡膜的步骤；在上述第1氢阻挡膜上形成电容下部电极的步骤；在上述第1氢阻挡膜的上面形成第1绝缘膜将上述电容下部电极的侧面覆盖并使上述电容下部电极的上面露出的步骤；在上述电容下部电极和上述第1绝缘膜的上面形成由绝缘性金属氧化物构成的电容绝缘膜的步骤；在上述电容绝缘膜上形成电容上部电极的步骤；在上述第1绝缘膜上形成第2绝缘膜，将上述电容绝缘膜和上述电容上部电极覆盖的步骤；在上述第2绝缘膜上的与上述电容上部电极的棱角部位相对应的部位形成倾斜部的步骤；以及在具有上述倾斜部的上述第2绝缘膜上形成第2氢阻挡膜的步骤。
8.权利要求7所述的半导体器件制造方法，其特征在于，在上述第2绝缘膜上的与上述电容上部电极的棱角部位相对应的部位形成倾斜部的步骤，包含通过对上述第2绝缘膜溅射隋性离子而形成上述倾斜部的工艺过程。
9.权利要求7所述的半导体器件制造方法，其特征在于，在上述第2绝缘膜上的与上述电容上部电极的棱角部位相对应的部位形成倾斜部的步骤，包含通过对上述第2绝缘膜进行全面刻蚀而形成上述倾斜部的工艺过程。
10.权利要求7～9中任一项所述的半导体器件制造方法，其特征在于，在上述第2绝缘膜上形成上述倾斜部的步骤与形成上述第2氢阻挡膜的步骤之间，具有对上述第2绝缘膜和上述第1绝缘膜选择性地进行刻蚀从而使上述第2绝缘膜和上述第1绝缘膜形成岛状的步骤，形成上述第2氢阻挡膜的步骤包含有通过将上述第1氢阻挡膜的周端部与上述第2氢阻挡膜的下端部连接而使由上述电容下部电极、上述电容绝缘膜和上述电容上部电极构成的强电介质电容器被上述第1氢阻挡膜和上述第2氢阻挡膜完全覆盖的工艺过程。
11.半导体器件的制造方法，其特征在于，具有下列步骤在衬底上中间间隔保护绝缘膜而形成第1氢阻挡膜的步骤；在上述第1氢阻挡膜上形成电容下部电极的步骤；在上述第1氢阻挡膜的上面形成第1绝缘膜，从而将上述电容下部电极的侧面覆盖并使上述电容下部电极的上面露出的步骤；在上述电容下部电极和上述第1绝缘膜的上面形成由绝缘性金属氧化物构成的电容绝缘膜的步骤；在上述电容绝缘膜上形成电容上部电极的步骤；在上述第1绝缘膜上形成第2绝缘膜，将上述电容绝缘膜和上述电容上部电极覆盖的步骤；在上述第2绝缘膜上形成由与上述第2绝缘膜不同的材料构成的第3绝缘膜的步骤；通过将上述第3绝缘膜再流平使上述第3绝缘膜上的与上述电容上部电极的棱角部位相对应的部位变得平滑的步骤；以及在与上述电容上部电极的棱角部位相对应的部位变得平滑的上述第3绝缘膜上形成第2氢阻挡膜的步骤。
12.权利要求11所述的半导体器件制造方法，其特征在于，形成上述第3绝缘膜的步骤包含有采用臭氧CVD法形成由非掺杂型氧化硅膜或掺杂了硼和磷中至少1种的氧化硅膜构成的上述第3绝缘膜的工艺过程。
13.权利要求11或12所述的半导体器件制造方法，其特征在于，在将上述第3绝缘膜再流平的步骤与形成上述第2氢阻挡膜的步骤之间，具有对上述第3绝缘膜、上述第2绝缘膜和上述第1绝缘膜选择性地进行刻蚀从而使上述第3绝缘膜、上述第2绝缘膜和上述第1绝缘膜形成岛状的步骤；形成上述第2氢阻挡膜的步骤包含有通过将上述第1氢阻挡膜的周端部与上述第2氢阻挡膜的下端部连接而使由上述电容下部电极、上述电容绝缘膜和上述电容上部电极构成的强电介质电容器被上述第1氢阻挡膜和上述第2氢阻挡膜完全覆盖的工艺过程。
14.权利要求7～13中任一项所述的半导体器件的制造方法，其特征在于，上述电容下部电极由自下而上顺次形成的TiN膜、TiAlN膜、Ir膜、IrO2膜和Pt膜的叠层膜构成。
全文摘要
本发明提供一种半导体器件及其制造方法，在氢气氛中进行热处理的过程中，可以确实有效地防止氢侵入电容绝缘膜中。解决该任务的技术措施是，在半导体衬底100上形成第1氢阻挡膜108，在该第1氢阻挡膜108上间隔导电膜110形成电容下部电极111；在第1氢阻挡膜108上形成第1绝缘膜112，其将电容下部电极111的侧面覆盖住并使电容下部电极111的上面露出；在电容下部电极111和第1绝缘膜112的上面形成由绝缘性金属氧化物构成的电容绝缘膜113；在该电容绝缘膜113上形成电容上部电极114；第2阻挡膜115覆盖电容绝缘膜113和电容上部电极114并且在与电容上部电极114的棱角部位相对应的部位上形成倾斜部115a。在第2绝缘膜115上形成第2氢阻挡膜116。
文档编号H01L27/108GK1532936SQ200410006948
公开日2004年9月29日 申请日期2004年3月1日 优先权日2003年3月19日
发明者立成利贵 申请人:松下电器产业株式会社