专利名称：半导体装置的制造方法
技术领域：
本发明涉及半导体装置的薄型化。
背景技术：
近年来，由于产品的小型化、轻型化，故作为部件的半导体装置的薄型化技术正在发展。
以往，为了使半导体装置薄型化，有机械地研磨半导体基板的背面的方法。例如，用研磨机(grinder)进行研磨的方法由于生产率高而被广泛应用。但是，若机械地研磨半导体基板的背面，则在半导体基板的内部产生结晶缺陷。该结晶缺陷会从半导体基板的背面延及到一定的深度，若将半导体基板研磨得过薄，则其结晶缺陷会直达半导体基板的表面，对形成于半导体基板表面的集成电路的特性造成严重影响。
另一方面，采用干蚀刻或湿蚀刻而削薄半导体基板的方法，虽然可以认为半导体基板上发生结晶缺陷的深度浅，但生产率不高。
在削薄半导体基板时，若采用生产率高的机械研磨对半导体基板的背面进行研磨的方法，则在半导体基板内部，从半导体基板的背面到一定深度为止会产生结晶缺陷。另一方面，若采用干蚀刻或湿蚀刻的方法，以便极力使半导体基板的内部不产生结晶缺陷，则生产率低。
本发明鉴于上述问题，其目的在于，提供一种既可以减少机械研磨引起的结晶缺陷的影响，又可以将生产率高的半导体装置薄型化的制造方法。
发明内容
为了实现所述目的，本发明的半导体装置的制造方法，其特征在于，包括对已在表面上形成集成电路的半导体基板的背面进行机械研磨的第一工序；和将所述半导体基板的背面进行主要利用化学反应的蚀刻的第二工序，所述第一工序，将半导体基板保留为比缺陷从背面到达表面的深度还厚的厚度，所述第二工序，至少要再削薄所述第一工序后的所述半导体基板的背面的凹凸量的厚度。
由此，既可以不降低生产率地使半导体基板变薄，又可以不损坏形成于半导体基板表面的集成电路的特性。
图1是表示本发明的实施方式的集成电路元件形成以及内部配线形成工序的图。
图2是表示本发明的实施方式的第一层叠体形成工序的图。
图3是表示本发明的实施方式的研磨工序的图。
图4是表示本发明的实施方式的第二层叠体形成工序的图。
图5是表示本发明的实施方式的切削工序的图。
图6是表示本发明的实施方式的金属膜成膜工序的图。
图7是表示本发明的实施方式的端子形成工序的图。
图8是表示本发明的实施方式的切割工序的图。
图9是本发明的实施方式的固体摄像元件的外观图。
图10是本发明的实施方式的机械研磨工序后的半导体装置的放大图。
图11是本发明的实施方式的主要利用化学反应的蚀刻工艺的半导体装置的放大图。
图中10-半导体基板，10A-集成电路形成区域，26-内部配线，12-树脂层，14-上部支撑基体，16-下部支撑基体，20-球状端子，24-沟槽，28-内部配线的端部，30-金属膜，32-缓冲部件，34-保护膜，X-结晶缺陷，Z-半导体基板背面的凹凸量具体实施方式
如图1～图8所示，本发明的实施方式的半导体装置的制造方法，基本上由集成电路元件形成及内部配线形成工序(S10)、第一层叠体形成工序(S12)、研磨工序(S14)、第二层叠体形成工序(S16)、切削工序(S18)、金属膜成膜工序(S20)、端子形成工序(S22)以及切割工序(S24)构成。
步骤S10的集成电路元件形成及内部配线形成工序，如图1所示，在由半导体基板10的表面上的位置线(scribe line)而划分的各区域10A(在图1上未图示，参照图10、图11)中形成集成电路。接着，在半导体基板10的表面上，以跨越相邻集成电路元件的边界的方式，通过氧化膜形成内部配线26。该内部配线26通过形成于氧化膜中的接触孔，与集成电路元件电连接。
半导体基板10，可以是硅、砷化镓等一般的半导体材料，例如，作为受光元件的CCD类的集成电路的形成，可以利用公知的半导体工艺进行。而且，作为内部配线26的材料，可以将银、金、铜、铝、镍、钛、钽、钨等对半导体装置来说一般可以使用的材料作为主要材料。在考虑到电阻值或材料的加工性时，优选采用铝。
在步骤S12的第一层叠体形成工序中，如图2所示，在形成了集成电路元件的半导体基板10的表面上，由环氧粘接剂等树脂层12粘接固定上部支撑基体14。
在步骤S14的研磨工程中，如图3所示，利用研磨机等的机械性研磨从背面侧开始研磨半导体基板10，使半导体基板10的厚度变薄。进行了这种机械研磨之后，半导体基板的剖面图如图10所示。通过机械性地研磨半导体基板10的背面，从而可以设想在半导体基板10的内部，结晶缺陷X从背面到达一定深度，若过分削薄半导体基板10，则结晶缺陷X会到达半导体基板10的表面，对形成于半导体基板10表面的各区域10A内的集成电路的特性造成严重影响。例如，当集成电路是CCD类的受光元件时，就会出现所谓的白点缺陷，成品率降低。
因此，在机械研磨工序中，半导体基板10保留为比结晶缺陷X到达表面的厚度还厚。在这里，结晶缺陷X从半导体基板10的背面到达表面的深度，受机械研磨的研磨剂的颗粒、研磨板的旋转次数、研磨速度等研磨条件的影响而发生变化。
举一个例子，在研磨机的粒度#1500、旋转次数5500rpm的情况下，预想结晶缺陷硅半导体基板上的会扩展到约100μm的深度。
另外，如图10所示，可以在半导体基板10的背面上形成由机械研磨产生的凹凸。半导体基板10背面的凹凸量Z的大小根据研磨剂的粒度等发生变化。在后续的工序中，若通过绝缘树脂12在半导体基板10的背面上粘接固定下部支撑基体16，以形成层叠体，则应力集中在半导体基板10的背面的凹凸部分上，使结晶缺陷X扩展到集成电路的形成区域10A为止，对集成电路的特性造成影响。
因此，为了使半导体基板10背面的凹凸量减少，对半导体基板10的背面进行主要利用化学反应的蚀刻。例如，主要利用直流式蚀刻、等离子蚀刻等化学反应的干蚀刻或湿蚀刻或者化学机械研磨(CMP)等。由于这些主要利用化学反应的蚀刻是各向同性蚀刻，故减少了半导体基板10的背面的凹凸量Z，变得平滑。图11是表示通过以主要利用化学反应的蚀刻工艺对半导体基板10的背面进行蚀刻，而在半导体基板10背面上产生的变化的半导体装置的剖面图。半导体基板10的背面，在机械研磨后，从10B变为10B’，进而变为10B”，逐渐平滑。
这样，通过使半导体基板10的背面变得平滑，从而在后续的工序中，利用绝缘树脂12，在半导体基板10的背面上粘接固定下部支撑基体16而形成层叠体时，应力也不会集中在半导体基板10的背面的凹凸部分，结晶缺陷X不会扩展到集成电路的形成区域10A，保持集成电路的良好特性，结果，可以提高半导体装置动作的可靠性。
在步骤S16的第二层叠体形成工序中，如图4所示，从背面侧开始沿着位置线蚀刻加工半导体基板10，以便露出层叠内部配线26的氧化膜的表面。接着，形成利用环氧粘接剂等树脂层12在半导体基板10的背面上固定粘接了下部支撑基体16的层叠体。
上部支撑基体14及下部支撑基体16，可以从玻璃、塑料、金属或者陶瓷等能用于半导体装置封装的材料中适当地选择使用。例如，在将CCD等受光元件形成于半导体基板上时，作为上部支撑基体14，优选透明的玻璃或塑料。
在步骤S18的切削工序中，如图5所示，在下部支撑基体16的背面上，在以后的工序中形成球状端子20的位置上形成缓冲部件32。该缓冲部件32发挥缓和球状端子20的应力的缓冲器的作用。作为缓冲部件32的材料，适用具有柔软性，且可以进行图案形成的材料，优选采用感光性环氧树脂。
接着，利用切割锯从下部支撑基体16侧到上部支撑基体14为止形成倒V字型沟槽(切槽)24。结果，内部配线26的端部28露出到沟槽24的内面上。
在步骤S20的金属膜成膜工序中，如图6所示，在形成沟槽24的下部支撑基体16侧成膜金属膜30。在沟槽24的底面以及侧面上也成膜该金属膜30，并与内部配线26电连接。接着，将金属膜30图案形成为所定的配线图案，并进行形状加工。
作为金属膜30的材料，可以以银、金、铜、铝、镍、钛、钽、钨等对半导体装置来说一般可以使用的材料作为主要材料。考虑到电阻值或材料的加工性时优选采用铝。
在步骤S22的端子形成工序中，如图7所示，成膜保护膜34，以覆盖下部支撑基体16的背面上的缓冲部件32以外的区域。作为保护膜34，由于适用可进行图案形成的材料，故可以采用与缓冲部件32同样的感光性环氧树脂等。接着，在下部支撑基体16的缓冲部件32上作为外部端子形成球状端子20。球状端子20，比如可以由焊锡材料形成，可以采用现有的方法形成。
在步骤S24的切割工序中，如图8所示，将沟槽底部作为位置线，用切割锯等切断层叠体，分割为一个一个的半导体装置。
利用以上的制造方法，形成图9所示的外观图的芯片尺寸组件的固体摄像元件。该固体摄像元件具有在半导体基板10的表面上形成受光元件，并隔着环氧等树脂层12由上部支撑基体14和下部支撑基体16夹住该受光元件，从其侧面取出外部配线30，并连接到设置于固体摄像元件的背面的球状端子20上的结构。
而且，在本实施例中，在利用环氧树脂将支撑基体粘接固定在半导体基板上的层叠体中，虽然以在半导体基板的背面侧形成作为外部端子的球状端子的情况进行了说明，但在半导体基板的表面侧形成作为外部端子的球状端子时也有同样的问题，通过采用同样的方法，从而可以得到同样的效果。
另外，在一般的半导体装置的制造中，组件的拼装，半导体装置的直接安装也有同样的问题，通过采用同样的制造方法，从而可以得到同样的效果。
(发明的效果)如以上说明的那样，本发明可以不降低生产效率，并且不损坏形成于半导体基板的表面的集成电路的特性地使半导体装置薄型化。
权利要求
1.一种半导体装置的制造方法，其特征在于，包括对已在表面上形成集成电路的半导体基板的背面进行机械研磨的第一工序；将所述半导体基板的背面进行主要利用化学反应的蚀刻的第二工序，所述第一工序，将所述半导体基板保留为比缺陷从背面到达表面的深度还厚的厚度，所述第二工序，至少要再削薄所述第一工序后的所述半导体基板的背面的凹凸量的厚度。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，在所述第二工序后，还包括利用树脂层在所述半导体基板背面上粘接固定支撑基体，并形成层叠体的第三工序。
3.一种半导体装置的制造方法，其特征在于，包括在半导体基板的表面上的由划线所划分的各区域上形成集成电路的同时，跨越相邻的所述集成电路的各区域的边界形成内部配线的第一工序；利用绝缘树脂层，在所述半导体基板的表面上，粘接固定覆盖所述集成电路的形成区域的上部支撑基体的第二工序；保留所述下部支撑基体的一部分，沿着所述位置线，形成使所述绝缘树脂以及内部配线的一部分露出的沟槽的第三工序；覆盖所述半导体基板的表面及所述沟槽，成膜金属膜的第四工序；图案形成所述金属膜，并形成外部配线的第五工序；对所述半导体基板的背面进行机械研磨的第六工序；对所述半导体基板的背面进行主要利用化学反应的蚀刻的第七工序；沿着位置线除去所述半导体基板的第八工序；和沿着位置线进行切削，以分割所述层叠体的第九工序，所述第六工序，将半导体基板保留为比缺陷从背面到达表面的深度还厚的厚度，所述第七工序，至少要再削薄所述第六工序后的所述半导体基板的背面的凹凸量的厚度。
4.一种半导体装置的制造方法，其特征在于，包括在半导体基板的表面上的由划线所划分的各区域上形成集成电路的同时，跨越相邻的所述集成电路的各区域的边界而形成内部配线的第一工序；利用绝缘树脂层，在所述半导体基板的表面上粘接固定覆盖所述集成电路的形成区域的上部支撑基体的第二工序；对所述半导体基板的背面进行机械研磨的第三工序；对所述半导体基板的背面进行主要利用化学反应的蚀刻的第四工序；沿着位置线除去所述半导体基板，并且利用绝缘树脂层将下部支撑基体粘接固定在所述半导体基板背面上，以形成层叠体的第五工序；保留所述上部支撑基体的一部分，沿着所述位置线，形成使所述绝缘树脂及内部配线的一部分露出的沟槽的第六工序；覆盖所述半导体基板的背面及所述的沟槽，成膜金属膜的第七工序；图案形成所述金属膜，并形成外部配线的第八工序；和沿着位置线进行切削，以分割所述层叠体的第九工序，所述第三工序，将半导体基板保留为比缺陷从背面到达表面的深度还厚的厚度，所述第四工序，至少要再削薄所述第三工序后的所述半导体基板的背面的凹凸量的厚度。
5.根据权利要求4所述的半导体装置的制造方法，其特征在于，形成于所述半导体基板的表面上的集成电路为受光元件，且所述上部支撑基体是透明的支撑基体。
全文摘要
本发明提供一种使半导体装置薄型化的制造方法。在半导体基板(10)的表面的各区域(10A)中形成集成电路。对半导体基板(10)进行机械研磨，以便保留为比缺陷从半导体基板(10)的背面到达表面的深度还厚。接着，根据主要利用化学反应的蚀刻，至少要再削薄机械研磨工序后的所述半导体基板(10)的背面的凹凸量的厚度。这样，通过使半导体基板(10)的背面更平滑，从而在以后的工序中，即使在利用绝缘树脂层(12)，将下部支撑基体(16)粘接固定在半导体基板(10)的背面上，以形成层叠体时，也可以使应力不集中到半导体基板(10)的背面的凹凸部分上，从而可以提高半导体装置的动作的可靠性。
文档编号H01L21/70GK1574236SQ20041004478
公开日2005年2月2日 申请日期2004年5月18日 优先权日2003年6月10日
发明者佐佐木薰, 山本佳司 申请人:三洋电机株式会社