专利名称：一种无硬掩模的浅槽隔离工艺的制作方法
技术领域：
本发明属集成电路工艺技术领域，具体涉及一种无硬掩模的浅槽隔离工艺。
背景技术：
在半导体集成电路工艺中，传统的隔离技术是自对准场氧化隔离技术，即以硬掩膜掩蔽有源区，将场区的衬底硅暴露，然后用热氧化的方法，产生隔离区氧化硅。这种方法简单，生产性强，所用生产工艺成熟，缺点是会在有源区边界形成‘鸟嘴’区如图1所示，成为深亚微米工艺的发展中提高集程度的瓶颈。
实践中，‘鸟嘴’的尺寸很难减少到0.1微米以下。因此，当微电子工艺的特征尺寸减小到0.35微米，场氧化工艺逐渐被浅槽隔离技术(STI)工艺所代替。STI工艺的优点是明显的，可以最有效的利用有源区的线宽，提高集程度。
在传统的STI工艺中，包括以下步骤(见图2所示)1、首先，在硅衬底上淀积缓冲层，通常是生长热氧化硅，然后淀积硬掩模层，可以是氮化硅、炭化硅、多晶硅和非晶硅中的一种或多种，组成复合结构；2、通过光刻和刻蚀工艺，在硬掩模上形成所需的图形，然后去胶以硬掩模作为阻挡层或者以残余光刻胶作为阻挡层，在硅衬底上刻蚀隔离槽；3、淀积隔离介质，填充隔离槽，同时也在未移除的硬掩模上淀积一定厚度的介质层，在硅片表面形成高低结构，隔离介质可以包括多种介电材料；4、通过CMP工艺，以硬掩模作为停止层，移除硬掩模上和隔离槽内高出有源区的隔离介质，此时硬掩模保护有源区不受CMP工艺的影响；5、通过湿法刻蚀移除硬掩模层上的残余隔离介质、硬掩模层及缓冲层热氧化硅，形成STI结构。
在这个工艺过程中，硬掩模层可以起到两个作用1.在隔离槽刻蚀工艺中，作为刻蚀阻挡层；2.在CMP去除硬掩模上隔离介质的工艺中，作为停止层保护有源区不受到CMP工艺的损伤。由于有表面高低结构的存在，需要通过CMP工艺实现仅移除硬掩模上的隔离介质，最小限度移除隔离槽中的隔离介质的目标；同时由于STI结构对隔离槽中介质与有源区高度差的敏感性，需要通过CMP工艺控制全片的平坦性在可控的范围内。
但是，硬掩模的方法也存在工艺步骤复杂和成本较高的问题，特别是硬掩模层的淀积工艺，通常是在淀积炉和氧化炉中进行，工艺时间长，成为主要的工艺瓶颈。且需专用步骤移除硬掩模。
发明内容
本发明的目的在于提出一种工艺简单、成本较低的无硬掩模的浅槽隔离工艺。
本发明提出的无硬掩膜的浅槽隔离工艺，其主要步骤包括(1)在硅衬底上，直接通过光刻技术形成图形，然后以光刻胶作为阻挡层，直接在硅衬底上刻蚀隔离槽结构；(2)隔离槽侧壁氧化，淀积隔离介质；(3)CMP工艺对隔离介质进行平坦化，消除高低结构；(4)通过湿法刻蚀，去除多余的隔离介质形成浅槽隔离结构。
所述的在硅衬底上，直接通过光刻技术形成图形，需要涂布有机或无机的抗反射涂层，该反射涂层上可以利用化学气相沉积法沉积氧化硅、热氧化硅或者氮氧化硅，其厚度与隔离槽深度差应大于300埃；所述的淀积隔离介质可采用包括高密度等离子体化学气相沉积或者等离子体气相沉积的工艺方法；对所述的隔离介质进行平坦化也可以增加预平坦化步骤，预平坦化主要步骤包括通过化学气相沉积的方法淀积磷硼玻璃1000埃～3000埃、对磷硼玻璃进行高温回流处理，回流温度200～800摄氏度；CMP工艺后，有源区上剩余隔离介质厚度目标控制在300埃～800埃的范围内，CMP工艺采用时间控制的方式，通过测量CMP前介质层的厚度来计算工艺时间。所述的通过湿法刻蚀，去除多余的隔离介质，是通过光刻工艺暴露有源区，在隔离区留下光刻胶保护，然后用湿法刻蚀移除有源区上的氧化硅。
本发明中所提到的控制剩余隔离介质厚度，可以通过测量CMP前介质层厚度，计算工艺时间进行控制。由于在传统的浅槽隔离的CMP工艺中，主要是用终点检测的方法，本发明因为没有硬掩膜层所以必须用时间控制。设CMP前淀积厚度为X1，CMP后目标厚度为Y1，RR1为研磨速率，则所需工艺时间t1＝(X1-Y1)/RR1，其中RR1通过测量工艺监控片得到；本发明中的湿法刻蚀工艺，包括以下步骤(1)涂胶，并用步骤A中的光刻版，负胶反版光刻，保护场区氧化硅暴露有源区氧化硅，且需调整曝光能量，使有源区尺寸小于步骤A中的有源区；(2)湿法刻蚀去除有源区上的氧化硅；本发明通过CMP工艺的平坦化效果，消除由于隔离槽引入的在隔离介质淀积工艺中形成的高低形貌，然后通过湿法刻蚀的方式，对隔离槽和有源区进行无差别刻蚀，至有源区上隔离介质被移除，完成浅槽隔离结构。
图1是自对准场氧化工艺示意图。
图2是传统浅槽隔离技术示意图。
图3无硬掩膜浅槽隔离技术示意图。
附图标号1为场氧化工艺的隔离区、2为场氧化工艺的‘鸟嘴’现象、3为硬掩膜淀积在硅衬底上、4为硬掩膜光刻、刻蚀、5为硅衬底上隔离槽刻蚀、6为侧壁氧化后的高密度等离子体淀积工艺、7为CMP工艺、8为去除硬掩模上残余氧化膜的湿法刻蚀工艺、9为硬掩模移除工艺、10为缓冲层氧化硅去除、11隔离槽光刻、12抗反射层及隔离槽刻蚀、13为侧壁氧化后的高密度等离子体淀积工艺、14表示CMP工艺步骤、15二次反版光刻、16湿法刻蚀、去胶。
具体实施例方式
本发明的实施步骤如下1、抗反射层涂布；2、曝光、显影，抗反射层和衬底硅等离子体刻蚀；3、高密度等离子体化学气相沉积法，填充隔离槽电介质，且氧化硅厚度与隔离槽深度差应大于300埃。
4、预平坦化，通过化学气像沉积的方法淀积磷硼玻璃大于1000埃或者2000埃或者小于3000埃、对磷硼玻璃进行高温回流处理，回流温度分别为200、300或800摄氏度。
5、测量有源区上隔离介质厚度，根据目标厚度计算CMP工艺时间，剩余隔离介质厚度目标控制在大于300埃或者500埃，或者小于800埃的范围内。
6、CMP工艺，达到需要的平坦性要求。
7、反版光刻，保护隔离区。
8、测量有源区上隔离介质厚度，计算湿法刻蚀工艺时间。
9、湿法刻蚀隔离介质，需严格控制过刻蚀时间。
10、去胶、清洗，浅槽隔离结构完成。
权利要求
1.一种集成电路制造技术中无硬掩膜的浅槽隔离工艺，其特征在于包括如下步骤(1)在硅衬底上，直接通过光刻形成图形，然后以光刻胶作为阻挡层，直接在硅衬底上刻蚀隔离槽结构；(2)隔离槽侧壁氧化，淀积隔离介质；(3)CMP工艺对隔离介质进行平坦化，消除高低结构；(4)通过湿法刻蚀，去除多余的隔离介质形成浅槽隔离结构。
2.根据权利要求1所述的浅槽隔离工艺，其特征在于所述的在硅衬底上直接通过光刻形成图形之前涂布有机或无机的抗反射涂层。
3.根据权利要求2所述的浅槽隔离工艺，其特征在于所述的无机抗反射涂层利用化学气相沉积法沉积氧化硅、热氧化硅，或者氮氧化硅；
4.根据权利要求1所述的浅槽隔离工艺，其特征在于所述的淀积隔离介质为氧化硅，氧化硅厚度与隔离槽深度差大于300埃。
5.根据权利要求4所述的浅槽隔离工艺，其特征在于所述的淀积隔离介质采用高密度等离子体化学气相沉积或者等离子体气相沉积的方法。
6.根据权利要求1所述的浅槽隔离工艺，其特征在于对所述的隔离介质进行平坦化前增预平坦化步骤通过化学气相沉积的方法淀积磷硼玻璃1000埃～3000埃，对磷硼玻璃进行高温回流处理，回流温度200～800摄氏度。
7.根据权利要求1所述的浅槽隔离工艺，其特征在于所述的CMP工艺后有源区上剩余隔离介质厚度控制在300埃～800埃的范围内。
8.根据权利要求7所述的浅槽隔离工艺，其特征在于上述的CMP工艺采用时间控制的方式，并通过测量CMP前介质层的厚度来计算工艺时间。
9.根据权利要求1所述的浅槽隔离工艺，其特征在于所述的湿法刻蚀，去除多余的隔离介质的步骤是，通过光刻工艺暴露有源区，在隔离区留下光刻胶保护，然后用湿法刻蚀移除有源区上的氧化硅。
全文摘要
本发明是一种无硬掩模的浅槽隔离工艺。浅槽隔离技术(STI)是随着深亚微米集成电路技术的发展，而产生的一种新兴的场区隔离技术。该技术具有特征尺寸小、集成度高、隔离效果好的特点。但是，该技术硬掩模淀积工艺复杂、工艺需要时间长、工艺成本高，且硬掩模移除需要专用的步骤。本发明提出采用无硬掩膜的方法，通过CMP工艺对隔离介质淀积形成的高低形貌，进行平坦化，然后通过有光刻胶保护的湿法刻蚀去除剩余的氧化硅，完成浅槽隔离结构。
文档编号H01L21/76GK1632938SQ20041009345
公开日2005年6月29日 申请日期2004年12月23日 优先权日2004年12月23日
发明者金虎 申请人:上海华虹(集团)有限公司, 上海集成电路研发中心有限公司