专利名称：制作半导体器件的方法和利用这种方法得到的半导体器件的制作方法
技术领域：
本发明涉及制作具有场效应晶体管的半导体器件的方法，在该方法中，在其表面处提供硅半导体本体，具有第一导电类型的源区和漏区，其都设有延伸部分，以及在源区和漏区之间设有与第一导电类型相反的第二导电类型的沟道区，以及设有借助沟道区上方的栅极电介质与半导体本体的表面分隔的栅区，并且其中第二导电类型的且掺杂浓度高于沟道区的掺杂浓度的袋状区(pocket region)形成在延伸部分下方，并且其中该袋状区通过在半导体本体中注入重离子形成，在该注入之后在中等温度下进行第一退火工艺，并且在较高温度下进行快速斜升的第二退火工艺。这种方法非常适于制作MOSFET(＝金属氧化物半导体场效应晶体管)器件。在将来的CMOS(＝互补MOS)技术中，所谓的袋状(pocket)注入的形成将变得非常必要，因为它们对晶体管的离子电流具有影响。
背景技术：
如开篇中提到的方法从2002年8月13日颁证的美国专利US6,432,802,B1中得知。其中(参见栏6和7中描述的实施例1)描述了这种方法，其中通过在半导体本体中掺杂在这种情况下是n型的离子，形成源极和漏极的浅延伸部分。此外，通过掺杂重离子，在这种情况下是铟离子，在延伸部分下面形成p型袋状掺杂剂层。接着，在400和550摄氏度之间的低温下施加第一退火工艺，由此将半导体本体中的非晶层，即具有(严重的)晶体损伤的层，改变成结晶层。其后，进行RTA(＝快速热退火)形式的第二退火工艺，其中将半导体本体加热到950和1050摄氏度之间升高的温度。这样，高掺杂的延伸部分和袋状注入区被退火并被扩散。
这种方法的缺点在于，由于对将来的CMOS器件来说空间上的陡峭度和局部化是不充分的，因此该袋状注入区的有益效果不是最佳的。
发明内容
本发明的目的是避免上述缺点并提供一种方法，对于很小的器件该方法提供令人满意的结果，并且其中注入的袋状区在空间方面很陡峭并被局部化。
为实现该目的，一种开篇中描述类型的方法其特征在于在两次退火工艺之间，有意地使半导体本体中的非晶硅保留在半导体本体的表面区域中，其从半导体本体的表面延伸直到注入的袋状区的突出范围附近。本发明首先基于以下认识在第一退火工艺期间，半导体中的晶体再生长从半导体本体中的较深的、未被损伤的区域开始，并且倘若在适当的温度下发生，那么这种再生长对于袋状区的重离子的轮廓伴有有利效果。由于这些杂质在再生长的晶体中的更有限的可溶性，因此它们被推进再生长晶体的前线。这样，能够提高重离子的轮廓的峰值浓度。本发明进一步基于以下认识在第二退火工艺中，这种有益效果受到部分破坏，因为正如本发明人认识到的，第二退火工艺意味着半导体本体将经受中等温度和高温之间的温度。
本发明人认识到，即使半导体本体暴露于这样的温度下的时间很短，这些中间温度仍具有这样的结果，即对于重离子的峰值浓度的有益效果由此被部分消除。通过有意地使非晶硅保留在注入的袋状区的突出范围附近，可以避免上述中间温度的不利影响，因为瞬时中间温度现在将仅用于对半导体本体的损伤区域进行重结晶，一般说来其位于注入的袋状区下面，并且在重结晶达到重离子的轮廓的峰值时，第二退火工艺中的温度将达到它的最终的高值，在该高值下不产生上述不利影响。这样，在利用根据本发明的方法得到的器件中，获得了注入的袋状区的更加陡峭的重离子轮廓。
在根据本发明的方法的第一实施例中，获得上述效果在于，第一退火工艺停止于这一时刻，即从包括非晶硅的区域的最深边界开始的半导体本体再生长到达注入的袋状区的突出范围附近。这样，以非常简单的方式获得所希望的结果，其中不需要附加步骤。
在第二实施例中，在第一退火工艺期间除去半导体本体中的所有非晶硅，并且在第一和第二退火工艺之间，至少在超出注入的袋状区的突出范围的区域中，应用将非晶硅引入半导体本体中的惰性离子注入。该实施例的优点在于，它意味着可更容易地控制的和良好的可再现工艺。由于可以使用在制作阶段存在的掩模进行惰性离子注入，该工艺不需要另外的掩模，因此它几乎不会更复杂。
在第一退火工艺开始时，半导体本体晶体中的损伤量，即非晶化程度，取决于在袋状区的注入期间引入的损伤。对于高浓度的袋状掺杂，袋状注入本身将产生大的非晶硅区域。对于较低浓度的重离子情况并不是这样，或者到更小的程度。在这种情况下，在袋状区的注入之前，通过另一惰性离子注入在相关区域中可以使半导体本体成为非晶的。
优选地，对于任一种惰性离子注入，从Ge、Si、Ar或Xe中选择离子。已经证明在包括硅的半导体本体的情况下锗是非常合适的惰性离子。对于重离子，可以考虑诸如锗或铟之类的离子。然而，当使用铟离子作为重离子时得到非常满意的结果。
已经发现第一退火工艺的合适温度处于550和650摄氏度之间的范围内。优选地，在高于约900摄氏度的温度下进行第二退火工艺。对于后者来说，RTA工艺最适于得到袋状区的瞬时或尖峰激活。
在另一有利的实施例中，袋状区以及源极和漏极的延伸部分是在半导体器件制作的相同阶段形成的。
本发明进一步包括具有使用根据本发明的方法获得的场效应晶体管的半导体器件。在这种器件中，袋状区可以具有非常陡峭和狭窄的掺杂轮廓。
参考下文结合附图描述的实施例，本发明的这些和其它方面将变得明显并将被阐明，其中图1是使用根据本发明的方法得到的半导体器件的截面图，图2～图5是图1的半导体器件在借助根据本发明的方法制作该器件的各阶段的截面图，以及图6示出对于在低温下退火的不同时刻在图1器件的袋状区中的各种掺杂轮廓。
这些图是概略性的并且没有按比例绘制，为了更清楚起见，特别地沿厚度方向的尺寸被放大了。在各幅图中，通常对相应部分赋予相同的参考数字和相同的影线。
具体实施例方式
图1是根据本发明的方法得到的半导体器件的截面图。器件10，在这种情况下是NMOST，包括由硅制成的半导体本体1。器件10实际上在其边界附近包含隔离区，例如所谓的沟槽或LOCOS(＝硅的局部氧化)隔离，然而其在图中未示出。实际上，器件10将包含NMOS和PMOS两种类型的多个晶体管。在半导体本体的表面处存在有在这种情况下是n型的源区2和漏区3，并具有也是n型的延伸部分2A、3A，其更浅并且毗连在这种情况下是p型的沟道区4，在沟道区上方存在介电区6，在此包括二氧化硅，其使沟道区4与栅区5分开，栅区在此包括多晶硅。栅区5与在这种情况下也是二氧化硅的隔离物20接界。在源区、漏区和栅区(2、3、5)的顶部上，存在用作连接区的金属硅化物(8A、8B、8C)。
图2～5是图1的半导体器件在借助根据本发明的方法制作该器件的各阶段的截面图。制作器件10的起点是(参见图2)p型硅衬底11——其中可对PMOS晶体管形成所谓的n型阱——这里其也形成半导体本体1。在本体1中，形成隔离区(图中未示出)。接着，在这种情况下借助热氧化，在硅本体1的表面上形成氧化硅的栅极电介质6。然后，通过CVD采用常规方式在栅极介电层6上淀积多晶硅层5。在该实例中其厚度是100nm。在该结构上在将要形成的栅极5的区域处淀积掩模(图中未示出)，所述掩模例如包括抗蚀剂并通过光刻形成。在掩模外部，通过刻蚀除去层5、6，这样形成包括栅极5和栅极电介质6的栅叠层。
接着，通过在器件10上淀积均匀的所述材料层，并通过其各向异性刻蚀以便在器件的平面区中再次除去它，在栅叠层的两侧处形成例如二氧化硅的隔离物20。现在，为了形成源极和漏极2、3，进行更深的n+型注入I1。然后在＞1000℃的温度下对半导体本体进行退火以激活源极和漏极注入。
接着，在制作延伸部分2A、3A和袋状区7之前必须除去隔离物20(参见图3)。在该实例中，这借助一系列的离子注入I2，3，4，5，6来完成。第一注入包括部分半导体本体的非晶化，并通过在半导体本体1中注入锗离子来完成。进行第二注入，在该实例中是砷离子注入，以形成延伸部分2A、3A。然后，进行重离子的第三注入，在这种情况下是铟离子，以形成袋状区7。接着，在第一退火工艺中在550和650摄氏度之间的温度下恢复注入的非晶硅。这样，得到了袋状区7中非常陡峭和狭窄的铟原子轮廓。然后，通过第六注入得到半导体本体1的第二非晶化，其再次包括锗离子注入。接着，应用RTA工艺形式的第二退火工艺以激活特别是袋状区7的掺杂剂。由于因第二锗注入(第六注入)引起半导体本体1包括非晶硅的事实，因此在RTA工艺中，不可避免地达到高温、即高于950摄氏度的中间温度不会破坏袋状区7中陡峭且狭窄的铟原子轮廓。
接着(参见图4)，采用类似如上所述的方式形成新的隔离物40。这之后(参见图5)进行在半导体本体1的顶部上淀积金属层8，在这种情况下是镍。在第一低温加热循环中，部分金属层8与源极2、漏极3和栅极5中存在的硅发生反应。然后通过刻蚀除去剩余的金属层，接着在第二加热循环中形成包括镍单硅化物(nickel monosilicide)的连接区8A、8B、8C。第一和第二加热循环中的温度可以分别是大约200和450摄氏度。该阶段对应于图1所示的阶段。
最后(参见图8)，通过下述操作来进一步完成n-MOSFET的制作淀积例如二氧化硅的预金属电介质，其后对其进行构图，淀积例如铝的接触金属层，其后再次构图，结果形成接触区。这些步骤在图中未示出。
图6示出对于在低温下退火的不同时刻在图1器件的袋状区中的各种掺杂轮廓。在硅晶片中进行铟注入(在90keV下剂量是1013at/cm3的几倍)，已经利用锗对该硅晶片进行预非晶化直到105nm的深度。曲线60、61和62示出在600摄氏度下分别退火10秒、60秒和120秒时作为深度(d)的函数的铟浓度(C)。代表中间退火时间的曲线61清楚地示出在c-Si/a-Si界面前方堆积的铟。这种浓度轮廓非常适于袋状注入，因为它非常狭窄且陡峭。
很明显，本发明并不限于这里描述的实例，并且对于本领域的技术人员来说在本发明的范围内可以进行多种改变和修改。
权利要求
1.制作具有场效应晶体管的半导体器件(10)的方法，在该方法中，硅的半导体本体(1)在其表面处提供有第一导电类型的源区(2)和漏区(3)，其都设有延伸部分(2A、3A)，并在源区(2)和漏区(3)之间设有与第一导电类型相反的第二导电类型的沟道区(4)，以及设有借助沟道区(4)上方的栅极电介质(6)与半导体本体(1)的表面分开的栅区(5)，并且其中第二导电类型的并且掺杂浓度高于沟道区(4)的掺杂浓度的袋状区(7)形成在延伸部分(2A、3A)下方，并且其中该袋状区(7)通过在半导体本体(1)中注入重离子形成，在该注入之后在中等温度下进行第一退火工艺，并且在较高温度下进行快速斜升的第二退火工艺，其特征在于，在两次退火工艺之间，有意地使半导体本体(1)中的非晶硅保留在半导体本体(1)的表面区域中，其从半导体本体的表面延伸直到注入的袋状区(7)的突出范围附近。
2.根据权利要求1的方法，其特征在于第一退火工艺停止于这一时刻，即，从包括非晶硅的区域的最深边界开始的半导体本体(1)的再生长到达注入的袋状区(7)的突出范围附近。
3.根据权利要求1的方法，其特征在于在第一退火工艺中，除去半导体本体(1)中的所有非晶硅，并且在第一和第二退火工艺之间，至少在注入的袋状区(7)的突出范围附近的区域中，应用将非晶硅再次引入半导体本体(1)中的惰性离子注入。
4.根据权利要求1、2或3的方法，其特征在于在形成注入的袋状区(7)之前，至少在超出注入的袋状区(7)的预期突出范围的区域中，应用将非晶硅引入半导体本体中的另一惰性离子注入。
5.根据权利要求3或4的方法，其特征在于对于惰性离子注入，离子是选自Ge、Si、Ar或Xe中的。
6.根据前面权利要求中的任何一个所述的方法，其特征在于对于注入的袋状区(7)的离子，选择In离子。
7.根据前面权利要求中的任何一个所述的方法，其特征在于在550和650摄氏度之间的温度下进行第一退火工艺，并且在高于大约900摄氏度的温度下进行第二退火工艺。
8.根据权利要求7的方法，其特征在于第二退火工艺是快速热退火工艺，以获得袋状区(7)的瞬时或尖峰激活。
9.根据前面权利要求中的任何一个所述的方法，其特征在于袋状区(7)以及源极(2)和漏极(3)的延伸部分(2A、3A)是在制作半导体器件(10)的相同阶段形成的。
10.一种使用根据前面权利要求中的任何一个所述的方法得到的包括场效应晶体管的半导体器件(10)。
全文摘要
本发明涉及一种制作具有场效应晶体管的半导体器件(10)的方法，在该方法中，硅半导体本体(1)在其表面处提供具有第一导电类型的源区(2)和漏区(3)，其都设有延伸部分(2A、3A)，并在源区(2)和漏区(3)之间设有与第一导电类型相反的第二导电类型的沟道区(4)，以及设有借助沟道区(4)上面的栅极电介质(6)与半导体本体(1)的表面分开的栅区(5)，并且其中第二导电类型的且掺杂浓度高于沟道区(4)的掺杂浓度的袋状区(7)形成在延伸部分(2A、3A)下面，并且其中该袋状区(7)通过在半导体本体(1)中注入重离子形成，在该注入之后在中等温度下进行第一退火工艺，并且在较高温度下进行快速斜升的第二退火工艺。根据本发明，该方法其特征在于，在两次退火工艺之间，有意地使半导体本体(1)中的非晶硅保留在半导体本体(1)的表面区域中，其从半导体本体的表面延伸直到注入袋状区(7)的突出范围附近。这可以通过例如及时地中断第一退火工艺或者通过在第一和第二退火工艺之间的惰性离子注入来使相关区域成为非晶的而获得。这样，得到了袋状区(7)中的非常陡峭且狭窄的掺杂轮廓，这对于将来的CMOS器件是有利的。
文档编号H01L29/10GK1894776SQ200480037922
公开日2007年1月10日 申请日期2004年11月29日 优先权日2003年12月18日
发明者B·J·保拉克, R·J·杜菲 申请人:皇家飞利浦电子股份有限公司