专利名称：动态随机存取存储器及制造方法
技术领域：
本发明涉及一种存储器元件及其制作方法，且特别是有关于一种动态随机存取存储器及其制作方法。
背景技术：
当半导体进入深亚微米(deep sub-micron)的工艺时，元件的尺寸逐渐缩小，对以往的动态随机存取存储器结构而言，可作为电容器的空间愈来愈小。另一方面，由于计算机应用软件的逐渐庞大，因此所需的存储器容量也就愈来愈大。对于这种尺寸变小而存储器容量却需要增加的情形，以往的动态随机存取存储器的电容器的制造方法必须有所改变，才能符合趋势所需。
动态随机存取存储器依其电容器的结构主要可以分成两种形式，其一为具有堆栈式电容器(stack capacitor)的动态随机存取存储器，另一则为具有深沟渠式电容器(deep trench capacitor)的动态随机存取存储器。
图1为现有一种具有深沟渠式电容器的动态随机存取存储器的剖面示意图。请参照图1，此动态随机存取存储器包括深沟渠式电容器10与有源元件20。
深沟渠式电容器10配置于深沟渠102中。深沟渠式电容器10包括下电极104、电容介电层106、导电层108、领氧化层110、导电层112与氮化硅层114。下电极104配置于深沟渠102底部的衬底100中。导电层108配置于深沟渠102中。电容介电层106配置于深沟渠102侧壁与导电层108之间。导电层112配置于深沟渠102中，并位于导电层108上。领氧化层110配置于深沟渠102侧壁与导电层112之间。此外，隔离结构116配置于部分导电层112与领氧化层110中，且位于衬底100中。氧化层118配置于深沟渠102中，且位于深沟渠式电容器10上。另外，氮化硅层114配置于领氧化层110与氧化层118之间。
有源元件20配置于衬底100上。有源元件20包括栅极结构120与源极/漏极区122。栅极结构120包括栅极介电层124、栅极126与顶盖层128。栅极介电层124、栅极126与顶盖层128依序配置于衬底100上。源极/漏极区122配置栅极结构120两侧的衬底100中，且其中一侧的源极/漏极区122与氮化硅层114相连接。
当对动态随机存取存储器进行读取(read)操作时，深沟渠式电容器10内的电流经由氮化硅层114流至源极/漏极区122，通过栅极结构120下方的沟道区130经由接触窗插塞(未绘示)流出。然而，当集成度提高而元件尺寸缩小时，位于栅极结构120下方的沟道区130也随之缩短，而产生短沟道效应(short channel effect)，进而对元件效能产生影响。此外，以氮化硅层114作为埋入式掺杂带窗(buried strap window，BS window)，使得埋入式掺杂带具有高的电阻值，也会对元件效能造成影响。另外，当深沟渠存储器在有正电压时，埋入式掺杂带窗外的衬底会形成沟道而使元件产生漏电流。
发明内容
本发明的目的就是在提供一种动态随机存取存储器的制作方法，其省去埋入式掺杂带窗的制作，以提高元件效能。
本发明的另一目的是提供一种动态随机存取存储器，可以改善短沟道效应。
本发明提出一种动态随机存取存储器的制作方法，首先，利用位于衬底上的图案化掩模层进行图案化工艺，以于衬底中形成深沟渠。接着，于深沟渠的底部的衬底中形成下电极。然后，于深沟渠的底部依序形成电容介电层与第一导电层。接下来，于被第一导电层所暴露的深沟渠的部分侧壁上形成第一领氧化层。继之，于深沟渠中填入第二导电层，此第二导电层的高度与第一领氧化层的高度相同。然后，于深沟渠中填入第一介电层。随后，移除部分图案化掩模层、部分衬底与部分第一介电层以形成第一沟渠，暴露出部分第二导电层。接着，于第一沟渠的部分侧壁上形成第二领氧化层。接下来，于第一沟渠中填入第三导电层，此第三导电层的高度与第二领氧化层的高度相同。之后，于第一沟渠中填入第二介电层，以填满第一沟渠。然后，移除图案化掩模层。继之，于深沟渠上形成栅极结构。随后，于栅极结构一侧的第二介电层中形成第二沟渠，以暴露出第三导电层。之后，于衬底上形成第四导电层，并填满第二沟渠。
本发明另提出一种动态随机存取存储器，主要包括一配置于衬底的第一沟渠中的沟渠式电容器。衬底具有一第二沟渠，第二沟渠的深度小于第一沟渠的深度，且第二沟渠底部与第一沟渠部分重叠。沟渠式电容器包括下电极、第一导电层、电容介电层与第一领氧化层。下电极配置于第一沟渠的底部的衬底中。电容介电层配置于第一沟渠下半部的侧壁上。第一领氧化层配置于第一沟渠上半部的侧壁上，且位于电容介电层之上。第一导电层配置于第一沟渠中。此外，本发明的动态随机存取存储器还包括一第二导电层、一栅极结构与一第三导电层。第二导电层配置于第二沟渠中，且与第一导电层电连接。栅极结构配置于衬底上。第三导电层配置于栅极结构二侧的衬底表面上，其中栅极结构一侧的第三导电层与第二导电层电连接。
本发明又提出一种动态随机存取存储器的制作方法，首先，形成第一沟渠于衬底中。接着，形成第一导电层于第一沟渠中。然后，形成第二沟渠于衬底中，其中第二沟渠的深度小于第一沟渠的深度，且第二沟渠底部与第一沟渠部分重叠。接下来，形成第二导电层于第二沟渠中。继之，形成第三沟渠于衬底中，其中第三沟渠的深度小于第二沟渠的深度，且位于第二沟渠之上。之后，形成第三导电层于第三沟渠中与衬底表面上，其中透过第三导电层可将第二导电层电连接至栅极结构的一侧。
本发明的动态随机存取存储器利用配置于栅极结构两侧的第三导电层作为源极/漏极，且栅极结构其中一侧的第三导电层向下延伸与沟渠式电容器中的第二导电层电连接，因此当对本发明的动态随机存取存储器进行操作时，电流可经由第二导电层与第三导电层流至衬底上方后，绕过第二领氧化层再进入位于栅极结构下方衬底中的沟道区，而使得沟道的长度增加，避免了短沟道效应。此外，本发明的动态随机存取存储器减少了现有结构中的埋入式掺杂带窗，也因此避免了埋入式掺杂带窗所造成的高电阻以及漏电流的问题。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举实施例，并配合附图，作详细说明如下。
图1为现有一种具有深沟渠式电容器的动态随机存取存储器的剖面示意图；图2为依照本发明实施例所绘示的动态随机存取存储器阵列的上视图；
图3A至图3E为依照图2中I-I’剖面所绘示的制作流程剖面图；图4A至图4B为依照图2中II-II’剖面所绘示的制作流程剖面图；图5为依照本发明实施例所绘示的动态随机存取存储器的剖面示意图。
附图标记说明10深渠式电容器11、50、124栅极介电层12、52、126栅极14、54、128顶盖层16、56间隙壁20有源元件40沟渠式电容器100、400、500衬底102、404深沟渠104、406、506下电极106、408、508电容介电层108、112、410、414、422、438、510、522、524、538导电层110、412、420、512、520领氧化层114氮化硅层116隔离结构118氧化层120、434、534栅极结构122源极/漏极区130、540沟道区402、426图案化掩模层416、424、516、524介电层418、428、436、504a、504b沟渠430浅沟渠隔离结构432；有源区具体实施方式
图2为依照本发明实施例所绘示的动态随机存取存储器阵列的上视图。图3A至图3E为依照图2中I-I’剖面所绘示的制作流程剖面图。图4A至图4B为依照图2中II-II’剖面所绘示的制作流程剖面图。
首先，请同时参照图2与图3A，利用位于衬底400上的图案化掩模层402进行图案化工艺，以于衬底400中形成深沟渠404。图案化掩模层402的材质例如是氮化硅，其形成方法例如是先于衬底400上利用化学气相沉积法(CVD)全面性地形成掩模材料层(未绘示)后，再对掩模材料层进行微影工艺与蚀刻工艺。深沟渠404的形成方法，例如是以图案化掩模层402为蚀刻掩模，进行蚀刻工艺，而在衬底400中形成深沟渠404。
然后，请继续参照图3A，于深沟渠404的底部的衬底400中形成下电极406。下电极406的形成方法，例如是先在深沟渠404的侧壁形成掺杂氧化层(未绘示)。然后，进行热工艺，以使掺杂氧化层内的掺杂离子扩散至深沟渠404以形成下电极406。其中，掺杂氧化层所掺杂的离子例如是砷离子，而掺杂氧化层的形成方法例如是低压化学气相沉积法(LPCVD)。接着，于深沟渠404的侧壁形成电容介电层408。电容介电层408的材质例如是氧化硅或氮化硅，其形成方法例如是热氧化法或化学气相沉积法。之后，于深沟渠404的底部填入导电层410。填入导电层410的方法例如是先以化学气相沉积法于衬底400上形成一层掺杂多晶硅层(未绘示)，并填满深沟渠404。然后，进行回蚀刻工艺，以移除深沟渠404以外及深沟渠404顶部的部分的掺杂多晶硅层。接下来，移除未被导电层410覆盖的电容介电层408。
接着，请参照图3B，于被导电层410所暴露的深沟渠404的侧壁上形成领氧化层412。形成领氧化层412的方法，例如是先于图案化掩模层402与深沟渠404的表面形成领氧化材料层(未绘示)。领氧化材料层的形成方法例如是进行化学气相沉积法，且反应气体例如是臭氧(O3)与四乙基硅酸酯(TEOS)等。然后，进行非等向蚀刻工艺，以移除位于图案化掩模层402与导电层410表面的领氧化材料层，而仅留下位于深沟渠404侧壁上的领氧化层412。
请继续参照图3B，于深沟渠404中填入导电层414。于深沟渠404中填入导电层414的方法例如是先以化学气相沉积法于衬底400上形成一层掺杂多晶硅层(未绘示)，并填满深沟渠404。然后，进行回蚀刻工艺，以移除深沟渠404以外及深沟渠404顶部的部分的掺杂多晶硅层而形成导电层414。在另一实施例中，可移除未被导电层414覆盖的领氧化层412，使其与导电层414的高度相同。之后，于深沟渠404中填入介电层416。介电层416的形成方法例如是先于衬底400上形成一层介电材料层(未绘示)。然后，进行快速热回火工艺。之后，以图案化掩模层402为抛光终止层，进行化学机械抛光工艺，以去除图案化掩模层402上的介电材料层。
然后，请参照图3C，进行蚀刻工艺，移除部分图案化掩模层402、部分衬底400与部分介电层416，以形成沟渠418，暴露出部分导电层414。接着，于沟渠418的部分侧壁上形成领氧化层420。领氧化层420的形成方法与领氧化层412的形成方法相同，于此不另行叙述。接下来，于沟渠418中填入导电层422，且导电层422的高度与领氧化层420的高度相同。同样地，于沟渠418中填入导电层422的方法与于深沟渠404中填入导电层414的方法相同，于此不另行叙述。之后，于沟渠418中填入介电层424。介电层424的形成方法例如是使用高密度等离子体化学气相沉积法(HDPCVD)。
继之，请同时参照图2与图4A，于衬底400上形成图案化掩模层426来定义有源区432。其中，图案化掩模层426呈长条状，且同时覆盖位于同一列的介电层424。而后，进行蚀刻工艺，以于衬底400中形成沟渠428，沟渠428暴露出衬底400与部分导电层414。然后，请参照图4B，于沟渠428中填入绝缘材料(未绘示)以形成浅沟渠隔离结构430，并同时定义出有源区432，有源区432即图案化掩模层426所覆盖的区域。之后，移除图案化掩模层426。
随后，请同时参照图2与图3D，移除图案化掩模层402。然后，于衬底400上形成多数条与有源区432垂直的栅极结构434，且栅极结构434通过深沟渠404上方。栅极结构434包括栅极介电层10、栅极12、顶盖层14与间隙壁16。然后，进行蚀刻工艺，于位在深沟渠404上方的栅极结构434一侧的介电层424中形成沟渠436，以暴露出导电层422。在一实施例中，可将暴露的领氧化层420部分移除，使其表面接近导电层422的高度。特别一提的是，在本实施例中，在形成沟渠436时所使用的掩模，与形成沟渠418时所使用的掩模相同，也就是说，形成沟渠418与沟渠436仅需使用一道掩模即可，并同时以栅极结构434作为掩模来达到自行对准(self-align)的目的，以形成沟渠436。
之后，请同时参照图2与图3E，于有源区432中的栅极结构434之间形成导电层438，并填满沟渠436。导电层438的形成方法例如是进行选择性磊晶硅成长工艺，以于衬底400上形成一层磊晶硅层。位于栅极结构434二侧的导电层438则作为源极与漏极之用。由于动态随机存取存储器中的源极与漏极被提升至栅极结构二侧的衬底表面之上，故可避免当集成度提高时，位于衬底中的源极与漏极的电场相互产生影响。
以下将说明利用上述的动态随机存取存储器的制作方法来所得到的动态随机存取存储器的结构。
图5为依照本发明实施例所绘示的动态随机存取存储器的剖面示意图。为方便说明，此图已经过简化。请参照图5，本发明一实施例的动态随机存取存储器包括沟渠式电容器40、导电层522、栅极结构534与导电层538。
沟渠式电容器40配置于衬底500的沟渠504a中，且衬底500具有沟渠504b，其中沟渠504b的深度小于沟渠504a的深度，且沟渠504b底部与沟渠504a部分重叠。沟渠式电容器40包括下电极506、导电层510、电容介电层508与领氧化层512。下电极506配置于沟渠504a的底部的衬底500中。电容介电层508配置于沟渠504a下半部的侧壁上。领氧化层512配置于沟渠504a上半部的侧壁上，且位于电容介电层508之上。导电层510配置于沟渠504a中。
导电层522配置于沟渠504b中，且与导电层510电连接。领氧化层520配置于沟渠504b中，且位于沟渠504b的侧壁与导电层522之间。介电层516配置于导电层510上，且位于沟渠504b之侧。介电层524配置于导电层522与领氧化层520上。
栅极结构534配置于衬底500上。栅极结构534包括栅极介电层50、栅极52、顶盖层54与间隙壁56。栅极介电层50的材质例如是氧化硅。栅极52的材质例如是多晶硅。顶盖层54与间隙壁56的材质例如是氮化硅。
导电层538配置于栅极结构534二侧的衬底500表面上，以作为源极/漏极之用，其中栅极结构534一侧的导电层538与导电层522电连接。因此，当对此动态随机存取存储器进行操作时，电流可以藉由导电层522向上流经导电层538，绕过领氧化层520后再流至栅极结构534下方的沟道区540，如此一来，便可以增加沟道的长度，而避免当集成度提升时所产生的短沟道效应。
综上所述，在本发明的动态随机存取存储器的制作过程中，于沟渠式电容器完成之后，在衬底上形成栅极结构以及于栅极结构两侧形成导电层438(538)，且导电层438(538)同时与导电层422(522)电连接，因此当对本发明的动态随机存取存储器施加电压来进行操作时，电流经过导电层422(522)、导电层438(538)，并绕过领氧化层420(520)再流至栅极结构下方的沟道区，因而增加了沟道的长度，避免了现有技术中容易产生的短沟道效应。此外，本发明减少了现有技术中埋入式掺杂带窗的制作步骤，因此也避免了埋入式掺杂带窗所造成的高电阻，也防止了漏电流的产生。另外，以栅极结构两侧的导电层438(538)作为源极与漏极，因其已被提升至衬底的表面上，故可避免源极与漏极的电场在衬底中相互产生影响。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域内的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围以所附权利要求所界定者为准。
权利要求
1.一种动态随机存取存储器的制作方法，包括利用位于一衬底上的一图案化掩模层进行一图案化工艺，以于该衬底中形成一深沟渠；于该深沟渠的底部的该衬底中形成一下电极；于该深沟渠的底部依序形成一电容介电层与一第一导电层；于被该第一导电层所暴露的该深沟渠的部分侧壁上形成一第一领氧化层；于该深沟渠中填入一第二导电层，该第二导电层的高度与该第一领氧化层的高度相同；于该深沟渠中填入一第一介电层；移除部分该图案化掩模层、部分该衬底与部分该第一介电层以形成一第一沟渠，暴露出部分该第二导电层；于该第一沟渠的部分侧壁上形成一第二领氧化层；于该第一沟渠中填入一第三导电层，该第三导电层的高度与该第二领氧化层的高度相同；于该第一沟渠中填入一第二介电层，以填满该第一沟渠；移除该图案化掩模层；于该深沟渠上形成一栅极结构；于该栅极结构一侧的该第二介电层中形成一第二沟渠，以暴露出该第三导电层；以及于该衬底上形成一第四导电层，并填满该第二沟渠。
2.如权利要求1所述的动态随机存取存储器的制作方法，其中该第四导电层的形成方法包括选择性磊晶硅成长工艺。
3.如权利要求1所述的动态随机存取存储器的制作方法，其中该第一介电层的形成方法包括于该衬底上形成一介电材料层；进行一快速热回火工艺；以及进行化学机械抛光工艺。
4.如权利要求1所述的动态随机存取存储器的制作方法，其中该下电极的形成方法包括于该深沟渠的侧壁形成一掺杂氧化层；以及进行一热工艺。
5.如权利要求4所述的动态随机存取存储器的制作方法，其中该掺杂氧化层中的掺杂离子包括砷。
6.如权利要求1所述的动态随机存取存储器的制作方法，其中该第二介电层的形成方法包括高密度等离子体化学气相沉积法。
7.一种动态随机存取存储器，包括一沟渠式电容器，配置于一衬底的一第一沟渠中，且该衬底具有一第二沟渠，其中该第二沟渠的深度小于该第一沟渠的深度，且该第二沟渠底部与该第一沟渠部分重叠，该沟渠式电容器包括一下电极，配置于该第一沟渠的底部的该衬底中；一电容介电层，配置于该第一沟渠下半部的侧壁上；一第一领氧化层，配置于该第一沟渠上半部的侧壁上，且位于该电容介电层之上；以及一第一导电层，配置于该第一沟渠中；一第二导电层，配置于该第二沟渠中，且与该第一导电层电连接；一栅极结构，配置于该衬底上；以及一第三导电层，配置于该栅极结构两侧的该衬底表面上，其中该栅极结构一侧的该第三导电层与该第二导电层电连接。
8.如权利要求7所述的动态随机存取存储器，其中该第三导电层包括选择性磊晶硅成长层。
9.如权利要求7所述的动态随机存取存储器，其中该第一导电层的材质包括掺杂多晶硅。
10.如权利要求7所述的动态随机存取存储器，其中该第二导电层的材质包括掺杂多晶硅。
11.如权利要求7所述的动态随机存取存储器，其中该电容介电层的材质包括氧化硅或氮化硅。
12.如权利要求7所述的动态随机存取存储器，更包括一第二领氧化层，配置于该第二沟渠中，且位于该第二沟渠的侧壁与该第二导电层之间。
13.如权利要求7所述的动态随机存取存储器，更包括一第一介电层，配置于该第一导电层上，且位于该第二沟渠之侧。
14.如权利要求7所述的动态随机存取存储器，更包括一第二介电层，配置于该第二导电层上。
15.一种动态随机存取存储器的制作方法，包括形成一第一沟渠于一衬底中；形成一第一导电层于该第一沟渠中；形成一第二沟渠于该衬底中，其中该第二沟渠的深度小于该第一沟渠的深度，且该第二沟渠底部与该第一沟渠部分重叠；形成一第二导电层于该第二沟渠中；形成一第三沟渠于该衬底中，其中该第三沟渠的深度小于该第二沟渠的深度，且位于该第二沟渠之上；以及形成一第三导电层于该第三沟渠中与该衬底表面上，其中透过该第三导电层可将该第二导电层电连接至一栅极结构的一侧。
16.如权利要求15所述的动态随机存取存储器的制作方法，更包括形成一领氧化层于该第二沟渠的侧壁上。
17.如权利要求15所述的动态随机存取存储器的制作方法，其中形成该第二沟渠的方法包括形成一第一介电层于该第一沟渠中；以及移除部分该衬底与部分该第一介电层，以形成一开口而露出部分该第一导电层。
18.如权利要求15所述的动态随机存取存储器的制作方法，其中形成该第三沟渠的方法包括形成一第二介电层于该第二沟渠中；以及移除部分该第二介电层，以形成一开口而露出部分该第二导电层。
19.如权利要求15所述的动态随机存取存储器的制作方法，其中形成该第三导电层的方法包括进行一选择性磊晶硅成长工艺。
20.如权利要求15所述的动态随机存取存储器的制作方法，其中形成该第三沟渠所使用的掩模，与形成该第二沟渠所使用的掩模相同。
全文摘要
提供一种动态随机存取存储器及其制作方法，省去了埋入式掺杂带窗的制作，以提高元件效能。动态随机存取存储器包括配置于衬底的第一沟渠中的沟渠式电容器、配置于衬底的第二沟渠中的导电层、一栅极结构与配置于栅极结构二侧的衬底表面上的导电层。第二沟渠的深度小于第一沟渠的深度，且第二沟渠底部与第一沟渠部分重叠。配置于第二沟渠中的导电层与沟渠式电容器的导电层电连接。栅极结构配置于衬底上。栅极结构一侧的导电层与配置于第二沟渠中的导电层电连接。
文档编号H01L27/108GK1956169SQ200510118409
公开日2007年5月2日 申请日期2005年10月28日 优先权日2005年10月28日
发明者陈昱企, 周志文 申请人:茂德科技股份有限公司