专利名称：半导体器件和这种器件的制造方法
技术领域：
本发明涉及一种具有半导体本体的半导体器件，所述半导体本体包括用电介质层覆盖的高欧姆半导体衬底，该电介质层含有电荷，在该电介质层上存在包括导体迹线(conductor track)的一个或多个无源电子元件，并在无源元件的位置上，在半导体衬底和电介质层之间的界面处存在半导体区，其结果是由电荷感应的第一导电类型的导电沟道在半导体衬底与电介质层间的界面处、在半导体区的位置处中断。在本申请中，高欧姆半导体衬底尤其指的是电阻率大于或等于大约1kΩcm，并且实际上在1和10kΩcm之间的范围内的半导体衬底。导电沟道可以是反型沟道或积累沟道。这取决于电介质层中的电荷和半导体衬底的导电类型，其中所述电荷实际上经常是正的，从而形成n型沟道。在例如p型衬底的情况下，则发生反型，而在n型衬底的情况下，发生积累。本发明还涉及这种器件的制造方法。
开篇所述类型的器件和方法可以从所述公报号下、在1996年11月29日公布的日本专利说明书JP-A-08-316420中获知。在所述文献中，介绍了一种器件，其包括设有二氧化硅层形式的电介质层的高欧姆硅衬底，在该衬底上存在布线。为了抵消由于在硅衬底和二氧化硅层之间的界面上形成反型或积累层导致的高频功率损失，在所述界面存在通过利用离子注入损坏硅衬底的晶体结构形成的多晶或非晶硅区。如此形成的区域包括电荷陷阱，该电荷陷阱在所述位置获取形成的反型或积累沟道的电荷，由此局部地中断所述沟道。由此，限制(高频)功率损失。
已知器件的缺点在于实际上，有时存在对应减少高欧姆半导体衬底的有效电阻的问题，这导致产生所述损失。
因此，本发明的目的是提供一种在开篇所述类型的器件，其中半导体衬底在更多条件下呈现出高欧姆特性。另外的目的涉及提供一种制造这种器件的简单方法。
为了实现该目的，开篇所述类型的器件的特征在于根据本发明，所述半导体区是单晶的，并且是与第一导电类型相反的第二导电类型。本发明首先基于以下认识尤其是在半导体本体中还集成了半导体元件的器件中将产生太高导电半导体衬底的问题。相伴的集成工艺有时需要，特别是在制造工艺开始时，需要相对高的温度预算。在相对高温下进行热处理使得已知器件的多晶或非晶区的结晶可以被完全或部分地恢复，使电荷陷阱的浓度减小，由此例如不希望地形成反型沟道。本发明还基于以下认识不仅通过所谓的陷阱，而且通过提供具有与感应的沟道的导电类型相反导电类型的半导体区，可以中断反型沟道。尽管衬底是高欧姆的，但是它仍然是p导电或n导电型的。这可以分别用π型衬底和v型衬底表示。在电介质层中是正电荷的情况下，在第一种情况下，感应的沟道将是反型沟道，而在第二种情况下是积累沟道。在这种情况下，合适的半导体区是p导电类型的，因此包括补偿感应的电荷的正电荷。由此，导电沟道的电荷总是在半导体区的部位被补偿，其结果是该沟道被中断或者至少具有高得多的欧姆值。可以引入相反导电类型的掺杂原子，而不使半导体衬底的结晶度由此被影响。所述引入例如可以通过扩散来进行。如果通过对晶体结构带来损害的注入形成相反导电类型的半导体区，在根据本发明的措施的有利效果没有损失的情况下，可以通过热处理故意地或非故意地恢复结晶度。本发明最后基于以下认识尽管掺杂的半导体区本身可以具有相对低的电阻，但是实际上所述电阻值可以如此低，以使得这没有任何副面影响。这可以通过选择半导体区的尺寸为足够小和通过选择其掺杂浓度来实现，所述掺杂浓度不高于用于中断沟道所需的浓度。在上述基础上，很清楚为了在根据本发明的器件的半导体本体中形成集成半导体元件的高热预算的可能需要将不会带来难题。
在根据本发明的器件的优选实施例中，第二导电类型的半导体区包括大量相互平行的条状子区，这些子区在半导体衬底中凹入。所述条状子区优选延伸，即垂直于向衬底中引入电压梯度的方向。大量条状子区使得该效应在平行于所述条状子区延伸的导体迹线的现有图案上被优化。在没有问题的情况下，可以施加更大量的条状子区，这是由于子区的尺寸可以做得非常小。通过使该区或子区凹入到半导体衬底中，可以采用离子注入来形成。这种技术允许最小可行的尺寸。除此之外，在本实施例中，实现了最好的电荷补偿，因为所述电荷主要位于半导体衬底和电介质层之间的界面处。优选地，条状子区在它们端部附近互连。
在有利的改型中，条状子区形成彼此垂直交叉的两组子区。由此，半导体区对于互相垂直的导体迹线是有效的，优选每个导体迹线平行于这两组中的一组延伸。
另一实施例的特征在于条状子区形成规则六边形的网络。这使得该效应对于导体迹线被优化，所述导体迹线垂直于六边形的刻面之一延伸，并且互相地包括大约60度的角度。
在另一实施例中，半导体本体具有包括集成在其中的一个或多个半导体元件的另外的半导体区。这使得器件除了无源元件和导体迹线以外还包括例如IC(集成电路)。从投影观察，无源元件优选位于具有半导体元件的另外半导体区以外的器件的另一部分。
如上所述，半导体区的尺寸和掺杂浓度优选足够大，以便中断在操作期间产生的反型或积累沟道，但是也足够小以便基本上不减少衬底的方块电阻。
具有半导体本体的半导体器件的制造方法，其中含有电荷的电介质层形成在高欧姆半导体衬底上，在该电介质层上设置一个或多个无源电子元件，包括导体迹线，并且其中在无源元件的部位，在半导体衬底和电介质层之间的界面处形成半导体区，其结果是在半导体衬底与电介质层界面、在半导体区的位置处中断了由电荷感应的第一导电类型的导电沟道，根据本发明该方法的特征在于半导体区呈现单晶并具有第二导电类型，该第二导电类型与第一导电类型相反。由此获得根据本发明的器件。优选地，半导体区是通过离子注入形成的。用于n型衬底的合适离子是硼离子，而用于p型衬底的合适离子是砷或锑离子。
本发明的这些和其它方案可以从下面所述实施例中看出并且将参照下述实施例进行说明。
在附图中
图1是根据本发明的半导体器件在垂直于厚度方向上的示意剖面图，图2-5是图1所示器件的半导体区的结构的大量不同可能性的示意平面图，图6作为导体迹线上的电压的函数，并对于半导体区中的不同掺杂浓度示出了图1所示器件的衬底的方块电阻，以及图7示出图1所示器件的衬底的等效电路图。
附图没有按照比例绘制，并且为了清楚起见，将有些尺寸如厚度方向的尺寸放大了。不同附图中的相应区域或部分尽可能地用相同的阴影部分或相同的附图标记来表示。
图1是根据本发明的半导体器件在垂直于厚度方向的示意剖面图，图2-4是图1所示器件的半导体区的结构的不同可能性的示意平面图。器件10包括半导体本体1，半导体本体1具有p导电类型的高欧姆硅半导体衬底2，在这种情况下，其电阻率在5和10kΩcm之间。器件10的表面用二氧化硅的电介质层3覆盖。在操作期间感应的导电沟道的导电类型是n导电类型，因为电介质层含有在例如1×1011cm-2和2×1012cm-2之间范围内的正电荷。本例的半导体器件10包括两个子区A、B，它们分别位于线I-I的右侧和左侧。右侧部分A包括p导电类型的半导体区5，该半导体区5凹入到器件的表面中。这个半导体区平行于导体迹线4形式的无源元件4延伸。通过半导体区5，在器件操作期间，在半导体衬底2和电介质层3的界面处、在半导体区5的位置处中断了反型沟道。由此，器件10呈现出非常有限的(高频)损失。
器件10的左侧部分B包括另外的半导体区6，其中集成了半导体元件7。应该注意的是，半导体元件7可包括例如双极和/或MOS晶体管的集成电路。无源元件4可包括用于电连接一个或多个半导体元件7的导体迹线图形。此外，无源元件4可包括一个或多个电容器和/或电阻器和/或线圈。
在图1中，半导体区5呈现为垂直于图的平面延伸的单个条状区5。优选地，半导体区5包括更大量的条状子区。这些子区可以在半导体本体2中以许多不同的结构形成。
图2中示出了这种结构的例子。在所述图中所示的半导体区5包括更大量的互相平行的、间隔开的子区5A，这些子区5A平行于导体迹线4延伸。在图3中，条状子区5A在它们的端部附近互连。图4示出了半导体区5包括两组子区5A和5B，它们彼此垂直交叉设置。特别是，如果导体迹线4也大致在电介质层3的表面上的两个互相垂直方向延伸，则这种结构是合适的。半导体区5的条状子区5C的另一结构示于图5中。这个图中所示的六边形图形在导体迹线4在两个以上方向延伸的情况下是非常合适的。
图6作为导体迹线上的电压(Vg)的函数、并且对于半导体区中的不同掺杂浓度示出了图1所示器件的衬底的方块电阻(Rsh)。这是基于假设电介质层3中+2×1012cm-2的固定正电荷。线50对应可接受的方块电阻的水平。曲线51、52、53、54、55分别对应半导体区5的掺杂浓度，即2×1018、6×1017、4×1017、2×1017、2×1016at/cm3。根据在特殊情况下对于导体迹线4存在的电压范围，半导体区5所需的掺杂浓度可以借助图7读取。对于30V的最大电压Vg，大约6×1017at/cm3的最小掺杂浓度是合适的。实际上，优选选择掺杂浓度尽可能地低，因为这可以尽可能大地选择半导体区5的表面。如果电介质层中的电荷低于上述值，则可以允许在上述值以下的掺杂浓度。在最佳工艺中，这种电荷可以比上述值低10倍。半导体区5的最小尺寸对于I线光刻和DUV(深紫外线)光刻分别为大约0.4μm-250nm。半导体区5的相对小的深度例如为100nm，这可以使用目前可获得的技术来实现。条状半导体区5优选制成为技术所允许的那样窄和那样厚。
图7示出了图1所示器件的衬底的等效电路图。如果根据本发明的器件的衬底的方块阻抗(ZsH)的模量作为频率f的函数绘制成曲线，则可以观察到具有高频部分和低频部分的曲线，这两部分可以通过用于低频部分的恒定值和用于高频部分的1/f相关性来区别。由于这里与阻抗相关，高频部分对应电容的特性性能。使用图7的等效电路可以再现相似的曲线。就是说，该特性对应平行于电容62设置的电阻61的特性。
由于与电容62的阻抗(1/jωC)相比，用于更高频率(1GHz或更高)的电阻61一般非常高，因此仅需考虑电容62的阻抗。模拟已经表明具有单个(p型)条状区的衬底中的掺杂浓度对电容62基本没有影响(曲线的高频部分)。通过串联连接更大量(n)条状子区，将可实现C/n的有效电容。当然，数量(n)受到可获得的空间、条状子区的最小宽度的限制，并受到以下事实的限制条状子区的密度太高将有害地影响衬底的导电性，即增加所述导电性。
使用根据本发明的方法如下制造器件10。对于原始材料，使用(见图1)高欧姆、这里为n型的半导体衬底2，在其上通过热氧化提供薄电介质层。通过旋涂将光刻胶层涂到所述电介质层上。接着，设置对应待形成的半导体区5的所希望的图形的掩模，并通过光刻对光刻胶层进行构图。接着，在这种情况下，使用离子注入，以形成p型半导体区5，这种情况下是借助硼离子。由于穿过电介质层进行注入，因此半导体区5的厚度可以尽可能地小。离子注入的量选择成符合半导体区5的所希望的掺杂浓度。其它区域和部分，包括器件10的部分B中的另外半导体区6和有源元件7，通过通常的IC技术设置在半导体本体1中。这对于器件10的部分A中的导体迹线4和/或其他无源元件也是一样。
本发明不限于这里所述的示例性实施例，并且在本发明的范围内，本领域技术人员可以做出很多的变形和修改。例如，可以制造具有不同几何形状和/或不同尺寸的器件。
应该注意的是，在本发明的范围内可以选择使用这些例子中所述的以外的材料。而且其他淀积技术也可用于上述或其他材料，如外延、CVD(＝化学汽相淀积)、溅射和汽化。代替湿化学刻蚀方法，可以使用“干法”刻蚀方法，如等离子体刻蚀，反之亦然。
还应该注意的是，在无源元件的位置上，该器件还可以包括安装在电介质层上的分立的有源元件。
权利要求
1.一种具有半导体本体(1)的半导体器件(10)，所述半导体本体包括用电介质层(3)覆盖的高欧姆半导体衬底(2)，该电介质层含有电荷，在该电介质层上存在一个或多个无源电子元件(4)，包括导体迹线(4)，并在所述无源元件(4)的位置处，在该半导体衬底(2)和该电介质层(3)之间的界面处存在半导体区(5)，其结果是由所述电荷感应的第一导电类型的导电沟道在所述半导体衬底(2)与所述电介质层(3)间的界面处、在所述半导体区(5)的位置处中断，该半导体器件(10)的特征在于所述半导体区(5)是单晶的，并且是与该第一导电类型相反的第二导电类型。
2.根据权利要求1所述的半导体器件(10)，其特征在于所述第二导电类型的半导体区(5)包括大量互相平行的条状子区(5A、5B)，所述子区(5A、5B)在所述半导体衬底(2)中凹入。
3.根据权利要求1或2所述的半导体器件(10)，其特征在于所述条状子区(5A、5B)在它们的端部附近互连。
4.根据权利要求2或3所述的半导体器件(10)，其特征在于所述条状子区(5A、5B)包括彼此垂直交叉的两组子区。
5.根据权利要求2所述的半导体器件(10)，其特征在于所述条状子区(5C)形成规则六边形的网络。
6.根据前述任一项权利要求所述的半导体器件(10)，其特征在于所述半导体本体(1)具有另外的半导体区(6)，该另外的半导体区(6)包括集成在其中的一个或多个半导体元件(7)。
7.根据权利要求6所述的半导体器件(10)，其特征在于从投影方向观看，所述无源元件(4)位于所述器件(10)的部分(A)中，而具有所述半导体元件(7)的所述另外的半导体区(6)位于所述器件(10)的另一部分(B)中。
8.根据前述任一项权利要求所述的半导体器件(10)，其特征在于所述半导体区(5)的尺寸和掺杂浓度足够大，以便中断在操作期间产生的反型或积累沟道，但是也足够小以便基本上不减少所述衬底(2)的方块电阻。
9.一种具有半导体本体(1)的半导体器件(10)的制造方法，其中含有电荷的电介质层(3)形成在高欧姆半导体衬底(2)上，在该电介质层(3)上设置包括导体迹线(4)的一个或多个无源电子元件(4)，并且其中在所述无源元件(4)的位置，在该半导体衬底(2)和该电介质层(3)之间的界面处存在半导体区(5)，其结果是在所述半导体衬底(2)与所述电介质层(3)的界面处、在所述半导体区(5)的位置处中断了由所述电荷感应的第一导电类型的导电沟道，该方法的特征在于使所述半导体区(5)为单晶并具有与所述第一导电类型相反的第二导电类型。
10.根据权利要求9所述的方法，其特征在于所述半导体区(5)是通过离子注入形成的。
全文摘要
本发明涉及一种具有半导体本体(1)的半导体器件(10)，所述半导体本体包括用电介质层(3)覆盖的高欧姆半导体衬底(2)，该电介质层含有电荷，在该电介质层上存在包括导体迹线(4)的一个或多个无源电子元件(4)，并在无源元件(4)的位置，在半导体衬底(2)和电介质层(3、4)之间的界面处存在半导体区(5)，通过半导体区(5)、并且在半导体区(5)的位置中断由电荷在半导体衬底(2)中感应的第一导电类型的导电沟道。根据本发明，半导体区(5)是单晶的，并且是与第一导电类型相反的第二导电类型。通过这种方式，感应沟道的电荷局部地被半导体区(5)的电荷补偿。器件(10)具有非常低的高频功率损失，因为反型沟道在半导体区(5)的位置被中断。器件(10)还允许更高的热预算，因此允许用于将有源半导体元件(8)集成到半导体本体(1)中。优选地，半导体区(5)包括大量条状子区(5A、5B、5C)。
文档编号H01L27/08GK1947257SQ200580012979
公开日2007年4月11日 申请日期2005年4月12日 优先权日2004年4月27日
发明者韦伯·D.·范诺尔特 申请人:皇家飞利浦电子股份有限公司