专利名称：半导体器件及制造该半导体器件的方法
技术领域：
本发明涉及一种半导体器件，包括具有双极性晶体管的半导体主体，所述双极性晶体管包括分别为第一导电型、与第一导电型相反的第二导电型以及第一导电型的发射极区域、基极区域和集电极区域，其中，纳米线(nanowire)用于形成发射极、基极和集电极区域之一。在该申请中，术语“纳米线”用于表示至少一个侧向尺寸在0.5nm和100nm之间的范围内、具体地在1和50nm之间的范围内的主体。优选地，纳米线的两个侧向尺寸在所述范围内。无法通过光刻实现这种侧向尺寸，至少是无法容易地实现这种侧向尺寸，但是这种尺寸是希望的，尤其对于IC(集成电路)技术中正在发展的小型化是希望的。在这点上，除了半导体元件的组件密度、速度、击穿电压和电流、和/或功耗之外，在这种情况下，双极性晶体管还起到非常重要的作用。
背景技术：
这种器件和这种方法可从Science第291卷2001年2月2日、851-853页中出版的Yi Cui和Charles M.Lieber发表的“FunctionalNanoscale Electronic Devices Assembled Using Silicon NanowireBuilding Blocks”中获知。在所述文献中，给出了由分别为n导电型、p导电型和n导电型的三个硅纳米线形成的双极性晶体管的描述。这种纳米线通过与液相的分离而形成。
已知器件和已知方法的缺陷在于，它们并不完全地与现代IC技术兼容。不易与其它半导体元件集成、以及在小面积上设置大量晶体管。
发明内容
因此，本发明的目的是提供一种器件和方法，与当前的IC技术良好兼容，并适用于集成和高组件密度，此外，还具有非常小的尺寸，并展现出低电流和/或功耗。
为了实现该目的，根据本发明，在开头段落中所述类型的器件的特征在于，发射极和集电极区域之一包括纳米线，基极区域以层状区域形成在半导体主体的表面上，发射极和集电极区域中的另一个形成在基极区域之下的半导体主体中，并且包括纳米线的发射极或集电极区域设置在半导体主体的表面上，使得其纵轴垂直于半导体主体的表面而延伸。按照这种方式，实现了一种器件，该器件的大部分，即三个发射极、基极和集电极区域中的两个，可以通过传统的IC技术来良好地制造。本发明基于以下认识，即如果仅发射极、或者仅集电极包括纳米线，则集成和侧向尺寸的和减小均可以达到充分的程度，并且以远优于光刻技术的方式实现。发射极的、或在所谓反相双极性晶体管的情况下集电极的尺寸在小型化中的重要因素。毕竟，由于使用自配准技术，线的侧向尺寸以及其它因素也确定了其它部分的尺寸。此外，本发明基于以下认识，即垂直于表面而定向的纳米线最适合发射极(或者集电极)的形成，或者最适合用于形成发射极(或集电极)的辅助主体。最后，本发明基于以下认识，即通过根据本发明的方法，可以容易地实现所有上述内容，并且这种方法也与当前IC技术以及所预见的未来IC技术兼容。
在重要的实施例中，通过设置在衬底上的外延层来形成基极区域，所述外延层包含硅和锗的混合晶体。这种技术非常适用于形成层状的基极区域。此外，通过在所述基极区域中形成硅和锗的混合晶体，基极区域可以容易地具有更小的带隙。
除了特别小的发射极(或集电极)尺寸之外，这种带隙的减小对于获得高频双极性晶体管也非常重要。此外，在针对所述区域选择了III-V材料的情况下，由于Ge含量，这种含SiGe材料提供了使基极区域的晶格常数尽可能充分地适应发射极(或者集电极)区域的晶格常数的改进的和可调整的可能性。
在优选实施例中，通过选择性的外延生长来形成纳米线。这种工艺与当前IC技术高度兼容。发射极的纳米线可以包含例如具有适当掺杂元素的多晶硅。通过使这些元素从用作辅助主体的纳米线中向外扩散，在层状的基极区域中可以容易地形成实际的发射极。优选地，纳米线包含半导体材料。如果这样，例如，如果半导体材料是单晶体，则还可以在发射极区域和基极区域之间形成异质结。具体地，III-V半导体材料适合这种目的。
因此，可以在晶体管中应用具有大带隙的材料的发射极区域。尽管较低的DC(直流)设置以及因此的较低电流密度，这种晶体管的截止频率仍然较高。与发射极的较小表面(与纳米线的侧向尺寸相对应)相乘的低电流密度能够形成具有低电流消耗和因此低功耗的快速晶体管。在优选的修改中，III-V材料的组成沿纳米线的纵向变化。在基极区域附近，纳米线可以包含例如GaP，GaP是具有非常大的带隙的材料。在更靠近纳米线的上部的位置处，可以使用例如InP，以实现低串联电阻，InP是具有较小带隙但是具有更大电子迁移率的材料。还可以为纳米线的上部选择不同的材料，以实现低欧姆接触，。为了这些或其它原因，可选地，在这些或其它实施例，可以有利地将梯度应用于纳米线的掺杂浓度中。
尽管III-V材料(尤其是三元系或四元系)可以给材料的晶格常数提供更希望的值，在围绕III-V材料的使用的本发明的变体中也起到作用的因素是洞察到仅仅因为纳米线的较小侧向尺寸，与非匹配晶体晶格有关的问题(例如瑕疵的形成)根本不起作用或程度更小。
在根据本发明的半导体器件的优选实施例中，纳米线具有间隔物，形成基极区域，以相对于具有间隔物的纳米线自对齐。因此，可以实现双极性晶体管，其中相对于所谓氧化窗的形成发射极的纳米线的位置对于晶体管的行为不再重要。此外，基极区域和集电极区域之间的结可以非常小。此外，如有必要，可以通过在区域中生长多个纳米线，并行形成多个晶体管。
重要实施例的特征在于，发射极区域包括大量分离的纳米线，所述纳米线的尾部通过导体互连，所述尾部是从半导体主体的表面去除的。
在另一优选修改中，纳米线包括金属，例如铝或铜。这可以形成具有非常低的电阻的发射极连接。尤其是纳米线的侧向尺寸非常小的情况下，这种低电阻至关重要。在这种情况下，优选地，首先形成掺杂的多晶纳米线，然后通过向外扩散形成凹进基极区域的发射极区域之后，通过(选择性的)蚀刻，去除具有间隔物或凹进绝缘层的多晶纳米线，之后用金属填充由此形成的纳米级空腔，从而形成发射极。如果纳米线包含III-V材料，则该选择非常吸引人。毕竟，这种材料由形成硅的掺杂元素的元素组成。例如，InP或GaAs中的磷或砷可以从纳米线扩散到基极区域，形成凹进其中的发射极区域。在另一修改中，多晶纳米线通过与另一材料反应，转变为更高导电率的材料。按照这种方式，通过在所述多晶硅上设置金属，多晶硅可以转变为金属硅化物。
如上所述，根据本发明的器件还可以包括所谓反相双极性晶体管。在这种情况下，集电极区域包括纳米线。这种晶体管与“常规”晶体管相比，具有以下优点，即集电极-基极结具有小表面，因此相关的耗尽电容小，此外，发射极连接位于半导体主体的下侧，因此可以通过使用或者不使用所谓“隆起焊盘”的表面裱贴技术代替线连接，来形成发射极连接。具体地，通过使用III-V纳米线来形成集电极，实现下面的附加优点。集电极-基极电容非常小。集电极可以有利地包括具有大带隙的材料。在这种材料中，可以实现更高临界电场，由此击穿电压远高于硅集电极的情况。根据本发明的器件当然可以包括两种类型的晶体管，即一个或多个“常规”晶体管，其中发射极区域包含纳米线，以及一个或多个反相晶体管，其中集电极区域包括纳米线。
根据本发明，一种用于制造半导体器件的方法，所述器件包括其中形成有双极性晶体管的半导体主体，所述双极性晶体管包括分别为第一导体型、与第一导电型相反的第二导电型以及第一导电型的发射极区域、基极区域和集电极区域，所述方法的特征在于，用纳米线形成发射极和集电极区域之一，在半导体主体的表面处以层状区域来形成基极区域，在基极区域之下的半导体主体中形成发射极和基极区域中的另一个主体，并且在半导体主体的表面上设置用纳米线形成的基极或发射极区域，使得其纵轴垂直于表面延伸。
通过这种方法，容易地获得根据本发明的器件。
在根据本发明的方法的优选实施例中，在形成以其形成基极区域的层状区域之后，将平坦金属区域局部设置在半导体主体的表面上，所述平坦金属区域在融化之后形成小滴状金属区域，之后，在小滴状金属区域之下，在半导体主体的表面上，通过气相生长工艺，生长纳米线。该方法非常适合与现有IC技术结合。为了局部形成小滴状金属区域，选择性地，可以使用另一方法，该方法采用例如金属胶状溶液(混合物)。
优选地，在形成纳米线之后，所述线具有间隔物。因此，可以以自对齐方式形成基极和发射极区域。在优选修改方案中，用第一隔离层掩埋具有间隔物的纳米线，之后使结构平面化，从而去除小滴状金属区域。该方法非常适合进一步处理器件，以便获得为最终装配作后准备的器件。在所述处理期间自动地去除不希望的小滴状金属区域，因此不需要独立的工艺步骤，这当然是有利的。
在另一修改中，随后在纳米线的外露尾部上形成具有比纳米线大的截面的导电区域，之后，在结构上涂覆第二隔离层，并在第二隔离层上设置延伸到基极区域的孔，之后使用导电材料来填充导电区域和孔。这样获得了适合最终装配的设备。此外，导电区域可以容易地与共同形成晶体管发射极的大量发射极纳米线相连。
在最后提到的类似修改方案的非常吸引人的方法中，具有间隔物的纳米线用作掩膜，以通过蚀刻，去除位于掩膜之外的层状基极区域的一部分。在这种方法中，通过氧化和蚀刻，可以使基极区域的侧面外露，并且以投影方式看去，表面绝缘层可以延伸到基极区域，之后，设置导电层，以便与基极区域的侧面接触。按照这种方式，获得非常致密的器件，该器件具有非常高的组件密度以及非常低的寄生电容，从而形成具有更高速率的器件。在半导体主体上，纳米线的小侧向尺寸看起来是突出的，从而使晶体管的其它区域也是致密的。
参考下面描述的实施例，阐明本发明的这些和其它方面，并且本发明的这些和其它方面将显而易见。
在附图中图1是根据本发明的半导体器件实施例的与厚度方向成直角的示意截面图；图2至14是示意地示出了在通过根据本发明方法的第一实施例的制造过程的连续阶段中图1器件与厚度方向成直角的截面图，或者，在图14A-C中，示出了其俯视图；图15是根据本发明的半导体器件的第二实施例的与厚度方向成直角的示意截面图；图16至21是在通过根据本发明方法的第二实施例的制造过程的连续阶段中图15器件与厚度方向成直角的示意截面图；图22A和22B分别示出了根据本发明并与图15所示器件对应的常规双极性晶体管以及根据本发明的反相双极性晶体管；以及图23A和23B分别示意地示出了沿图22A和22B所示晶体管的厚度方向的掺杂浓度的变化。
附图不是按比例绘制的，并且为了清楚，放大了一些尺寸。在可能时，由相同的影线和相同的参考数字表示相应的区域或部分。
具体实施例方式
图1是根据本发明的、包括双极性晶体管的半导体器件10的第一实施例的与厚度方向成直角的示意截面图。该示例的器件10(参见图1)包括衬底11，在这种情况下衬底11是n型硅衬底，在衬底11上，有层状的p型半导体区域20，p型半导体区域20形成晶体管的基极区域2，在这种情况下，p型半导体区域20包含SiGe(Ge的含量近似25原子百分比)的混合晶体并具有近似20nm的厚度。层状半导体区域20(部分地)覆盖绝缘区域40，这里，绝缘区域40具有所谓沟槽绝缘的形式，凹进半导体主体12中。位于区域40之间的半导体主体12的部分用作晶体管的集电极区域3。在基极区域2的顶部有晶体管的发射极区域1，在这种情况下，发射极区域1包括III-V半导体材料的纳米线30，纳米线30具有近似10nm的直径和100nm的高度。在所述发射极区域1周围，有宽度近似10nm的间隔物22，在这种情况下，间隔物22是氧化硅。在所述间隔物之外，层状区域20具有金属硅化物层21，例如铂硅化物，用作基极区域2的连接区域。这样形成的晶体管具有第一电绝缘层13，在这种情况下，第一电绝缘层13是氧化硅。
在其顶部，形成发射极1的多晶硅连接区域15。在所述发射极连接区域之上，有第二电绝缘层14，在这种情况下，第二电绝缘层14也是氧化硅。在发射极连接区域15和基极连接区域21之上，在绝缘层13、14中形成孔，孔由如铝或铜的金属之类的导电材料16填充。衬底区域3当然还可以是形成在p型硅衬底中的所谓n阱。该示例的器件10可以通过根据本发明的方法的第一实施例，以下面所述的方式来制造。
图2至14是示意地示出了在通过根据本发明方法的第一实施例的制造过程的连续阶段中图1器件与厚度方向成直角的截面图，或者，在图14A-C中，示出了其俯视图。硅的n型衬底11用作初始材料(参见图2)。在所述衬底中，形成氧化硅的绝缘区域40。然后通过气相外延，在该结构上设置SiGe的外延层20，所述外延层20在绝缘区域40之上是多晶体，在所述绝缘区域之间是单晶体。
之后(参见图3)，在该示例中通过CVD(化学气相沉积)，在SiGe层20上设置绝缘层50，在这种情况下，绝缘层50是氧化硅。在所述绝缘层的顶部设置光致抗蚀层60。
通过光刻(参见图4)，使抗蚀层60形成图案，之后，通过蚀刻，在抗蚀层60的开口中局部去除绝缘层。之后，通过蒸发，在产生的结构上设置金属层，在这种情况下，金属层是10nm厚的Au层70。
接下来(参见图5)，应用去除抗蚀层60的脱模(lift-off)工艺，以去除位于抗蚀层60的顶部的Au层70的一部分。结果，Au层70仅直接存在于SiGe层20上。
接下来(参见图6)，通过加热，融化Au层70的剩下部分，在该过程中，在升高的温度下形成Au的小滴状区域71。在该示例中，其中融解了少量硅。
之后(参考图7)，通过气相生长工艺，在SiGe层20上生长纳米线30，在这种情况下，纳米线30是InP。在所述工艺中，小滴状金属区域71看起来上升了，由此位于纳米线30的顶部。
所述线30形成要形成的晶体管的发射极区域1。
之后(参见图8)，通过蚀刻，去除绝缘层50的剩下部分，以及(参见图9)，在该结构上设置另一光致抗蚀层80，并通过光刻，使其形成图案。之后，通过蚀刻，去除半导体层20的多余部分。
在去除另一抗蚀层80之后，(参见图10)，在该结构上设置薄绝缘层。之后，通过各向异性蚀刻，再次大部分去除该层，与表面成直角延伸的该层的剩下部分用于形成围绕纳米线30的间隔物22。接下来，通过离子注入100，给位于纳米线30之外的SiGe的p型层状区域20的一部分提供更高(p型)掺杂浓度。
之后(参见图11)，通过例如溅射，涂覆例如镍或铂的金属层。通过加热，该层与半导体层20反应，形成金属硅化物21。
接下来(参见图12)，在该结构上设置第一电绝缘层13，之后，通过CMP(化学机械抛光)，执行平面化步骤。在该示例中，在平面化步骤中，还去除了纳米线30上的小滴状金属区域71。
之后(参见图13)，形成多晶硅连接区域15，多晶硅连接区域15与纳米线30电接触并具有比所述纳米线30大的侧向尺寸。在这种情况下，这通过涂覆均匀的掺杂多晶硅层，之后通过光刻和蚀刻形成图案，来实现。
最后(参见图1)，设置氧化硅的第二电绝缘层14。在所述绝缘层中，形成沟道状的孔，该孔到达硅化物区域21和连接区域15，该孔由例如铝或铜的金属16填充。
为了完整描述，图14以俯视图示出了制造过程中的一些阶段。图14A示出了与图6相对应的阶段，图14B示出了与图10相对应的阶段，图14C示出了与图1相对应的(最终)阶段。
图15是根据本发明的半导体器件的第二实施例的与厚度方向成直角的示意截面图。这是双极性npn晶体管的所谓自对齐实施例，其结构大部分与图1所示的晶体管的结构相对应。这里将不单独讨论由相同参考数字表示的类似区域。第一个差异涉及集电极区域3的结构，在这种情况下，集电极区域3包含重度掺杂的区域3B和位于所述区域3B之上的轻度掺杂的部分3A。该结构也可以有利地应用于第一示例的器件10。最重要的差异涉及以下事实，即通过蚀刻，去除与具有间隔物22的纳米线30相邻的硅/SiGe半导体主体12的一部分。在被研究的位置处，半导体主体12具有更薄的绝缘区域41，绝缘区域41是通过湿法热氧化形成的。在所述更薄的绝缘区域上，基极区域2的侧面直接与重度掺杂的多晶硅层150接触，多晶硅层150用作基极2的连接区域。除了自对齐之外，该实施例非常致密，并且极其适合形成具有包括更大量纳米线30的发射极1的晶体管。在图15中，仅示出了一个这种纳米线。这种变化当然还可以有利地应用于包括大量独立晶体管的器件10，其中晶体管的发射极1仅包括一个纳米线30，或者相反地包括更大量的独立纳米线30。该示例的器件10可以使用根据本发明方法的第二实施例，以下面的方式制造。
图16至21是在通过根据本发明方法的第二实施例的制造过程的连续阶段中图15器件与厚度方向成直角的示意截面图。最初，以相对于第一示例描述并参考图2至8讨论的相同方式，执行制造过程。
接下来(参考图16)，在具有小滴状区域71的纳米线30周围，形成如参考图10所述的间隔物22。
之后(参见图17)，通过蚀刻，整个去除具有间隔物22的纳米线30周围的SiGe层20。之后，同样通过蚀刻，去除半导体主体12的含Si部分，所述去除超过集电极3的部分3A、3B之间的结。
接下来(参见图18)，通过湿法热氧化过程，形成绝缘区域41、42。在这种湿法氧化过程中，n+掺杂区域比n-或p或p+区域具有更高的氧化速率，其结果是，形成的覆盖基极2的侧翼的绝缘区域42比位于在半导体主体中形成的凹槽的底部的绝缘区域41薄。
之后(参见图19)，使器件10经过短时间的针对氧化硅的湿法化学蚀刻过程，实现了以下结果，即半导体主体12的表面仅在基极区域2的侧翼上外露主体。
接下来(参见图20)，在产生的结构上设置多晶p型硅层150，从而形成基极2的连接区域。为此，可以使用例如CVD。为了在基极2的侧壁上形成基极2的连接区域，可选地，可以使用选择性外延生长过程。
接下来(参见图21)，设置第一电绝缘层13，之后，执行相对于图12和13所讨论的工艺步骤，产生图15所示的器件。
图22A和22B分别示出了根据本发明并与图15所示器件对应的常规双极性晶体管以及根据示出了第三示例实施例的本发明的反相双极性晶体管。
所述两个晶体管之间的最重要的差异涉及以下事实，即在后一晶体管中，发射极区域1位于半导体主体12内、在绝缘区域40、41之间，并且集电极区域3包括形成在表面上的纳米线30。此外，这两个双极性晶体管具有不同的尺寸和不同的掺杂浓度。
图23A和23B分别示意地示出了沿图22A和22B所示晶体管的厚度方向d的掺杂浓度n、p的变化。在所述附图中，由与图22相同的参考数字表示多个区域。区域T1、T2形成轻度掺杂的结区，这里尚未讨论轻度掺杂的结区。区域T1可以形成在纳米线30中，或在半导体主体12的下部。区域T2位于半导体主体12中。图23B清楚地示出了形成反相双极性(npn)晶体管的集电极3的纳米线30包括薄的重度掺杂部分和与基极2相接的厚的轻度掺杂部分。
本发明不局限于这里描述的示例实施例，并且在本发明的范围内，本领域技术人员可以进行多种改变和修改。例如，本发明不仅可以应用于双极性器件，而且可以应用于Bi(C)MOS(双极性(互补)金属氧化物半导体)IC(集成电路)。本发明还可以应用于PNP晶体管。除了IC之外，本发明可以应用于分立双极性晶体管。
还要注意，代替STI绝缘区域，可以应该通过LOCOS(硅的局部氧化)技术获得的绝缘区域。可选地，更大量的纳米线可以以小间隙线性地并列。按照这种方式，获得准纳米平面。如果形成的纳米线在形成过程器件结合，则获得垂直于半导体主体的表面延伸的真实纳米平面。对于基极，除了Si-Ge的混合晶体之外，还可以有利地使用其它的混合晶体，例如Si和C的混合晶体或者纯Si。
此外，对于根据本发明的方法，可以进行多种改变和修改。例如，可选地，可以在去除纳米线之后，用金属填充纳米级空腔之前，通过气相掺杂，形成发射极区域的重度掺杂部分。在这种情况下，如下执行该方法在纳米线周围形成间隔物之后，可以去除所述纳米线。现在，可以例如通过气相扩散或者从例如磷玻璃或多晶硅的另一扩散源扩散，形成结。在这种情况下，纳米线仅用于限定小的发射极表面。
最后，注意，在吸引人的变体中，基极区域的一部分可以形成为纳米线的一部分。因此，在该申请中，术语“层状区域”明确地表示具有突起的层状区域。该变体提供了附加的优点。一个优点涉及以下事实，即在这种情况下，对于与发射极相接的基极区域的部分，比其中形成了连接区域的基极区域的其它部分更易于选择不同的材料。基极区域的突起部分的小侧向尺寸确保，如果针对所述部分，选择了具有与半导体主体不同的晶格常数的半导体材料，则该差异引起很少的问题，例如瑕疵的形成。此外，基极区域的剩下的层状部分，即包含与半导体主体有轻微差异或没有差异的材料的部分，更适合容纳具有低欧姆连接接触的连接区域。
权利要求
1.一种半导体器件(10)，包括具有双极性晶体管的半导体主体(12)，所述双极性晶体管包括分别为第一导电型、与第一导电型相反的第二导电型以及第一导电型的发射极区域、基极区域和集电极区域(1，2，3)，其特征在于，发射极或集电极区域(1，3)之一(1，3)包括纳米线(30)，基极区域(2)以层状区域(20)形成在半导体主体(12)的表面，发射极或集电极区域(1，3)中的另一个(3，1)形成在基极区域(2)之下的半导体主体(12)中，并且包括纳米线(30)的发射极或集电极区域(1，3)设置在半导体主体(12)的表面上，从而其纵轴垂直于与半导体主体的表面而延伸。
2.根据权利要求1所述的半导体器件(10)，其特征在于，基极区域(2)包括外延层(20)，所述外延层(20)包含硅和锗的混合晶体。
3.根据权利要求1或2所述的半导体器件(10)，其特征在于，通过选择性外延生长来形成纳米线(30)。
4.根据权利要求1、2或3所述的半导体器件(10)，其特征在于，纳米线(30)包括半导体材料。
5.根据权利要求4所述的半导体器件(10)，其特征在于，纳米线(30)包括III-V半导体材料。
6.根据权利要求3、4或5所述的半导体器件(10)，其特征在于，通过纳米线(30)中存在的掺杂原子在基极区域中的向外扩散来形成发射极区域(1)。
7.根据上述权利要求之一所述的半导体器件(10)，其特征在于，纳米线(30)具有间隔物(22)，基极区域(2)形成以相对于具有间隔物(22)的纳米线(30)而自对齐。
8.根据上述权利要求之一所述的半导体器件(10)，其特征在于，发射极区域(1)包括纳米线(30)。
9.根据权利要求8所述的半导体器件(10)，其特征在于，发射极区域(1)包括大量分离的纳米线(30)，所述纳米线(30)的尾部通过导体(15，16)互连，所述尾部是从半导体主体的表面去除的。
10.根据权利要求1至3之一所述的半导体器件(10)，其特征在于，纳米线(30)包括金属。
11.根据权利要求1至7之一所述的半导体器件(10)，其特征在于，集电极区域(3)包括纳米线(30)。
12.根据上述权利要求之一所述的半导体器件(10)，其特征在于，纳米线(30)的掺杂浓度或材料组成沿所述线的纵向改变。
13.根据上述权利要求之一所述的半导体器件(10)，其特征在于，层状基极区域(2)具有形成部分纳米线(30)的突起。
14.一种用于制造半导体器件(10)的方法，所述半导体器件(10)包括其中形成有双极性晶体管的半导体主体(12)，所述双极性晶体管包括分别为第一导电型、与第一导电型相反的第二导电型以及第一导电型的发射极区域、基极区域和集电极区域(1，2，3)，所述方法的特征在于，用纳米线形成发射极和集电极区域(1，3)之一(1，3)，在半导体主体(12)的表面处以层状区域(20)形成基极区域(2)，在基极区域(2)之下的半导体主体(12)中形成发射极和基极区域(1，3)中的另一个(3，1)，并且在半导体主体(12)的表面上设置用纳米线(30)形成的基极或发射极区域(1，3)，使得其纵轴垂直于表面而延伸。
15.根据权利要求14所述的方法，其特征在于，在通过形成层状区域(20)从而在半导体主体(12)的表面上形成基极区域(2)之后，在半导体主体的表面上局部设置平坦金属区域(70)，所述平坦金属区域(70)在融化之后形成小滴状金属区域(71)，之后，在小滴状金属区域(71)之下，在半导体主体(12)的表面上，通过气相生长工艺，生长纳米线(30)。
16.根据权利要求15所述的方法，其特征在于，在形成纳米线(30)之后，为所述线设置间隔物(22)。
17.根据权利要求16所述的方法，其特征在于，用第一隔离层(13)掩埋具有间隔物(22)的纳米线(3)，之后使结构平面化，从而去除小滴状金属区域(71)。
18.根据权利要求17所述的方法，其特征在于，在纳米线(30)的外露尾部上形成具有比纳米线(30)更大的截面的导电区域(15)，之后，将第二隔离层(14)涂覆到所述结构上，并设置延伸到基极区域(2)的孔，之后使用导电材料(16)来填充导电区域(15)和孔。
19.根据权利要求16所述的方法，其特征在于，使用具有间隔物(22)的纳米线(30)作为掩膜，以通过蚀刻，去除位于掩膜之外、并用于形成基极区域(2)的层状基极区域(20)的一部分。
20.根据权利要求19所述的方法，其特征在于，通过氧化和蚀刻，使基极区域(2)的侧面外露，并且从投影方向看去，通过添加另一绝缘区域(41)，表面绝缘层(40)延伸到基极区域(2)，之后，设置导电层(150)，以便与基极区域(2)的侧面接触。
全文摘要
本发明涉及一种半导体器件(10)，包括具有双极性晶体管的半导体主体(12)，所述双极性晶体管包括分别为第一导电型、与第一导电型相反的第二导电型以及第一导电型的发射极区域、基极区域和集电极区域(1，2，3)。发射极或集电极区域(1，3)之一包括纳米线(30)。基极区域(2)通过层(20)形成在半导体主体(12)的表面；发射极或集电极区域(1，3)中的另一个(3，1)形成在基极区域(2)之下的半导体主体(12)中。包括纳米线(30)的发射极或集电极区域(1，3)设置在半导体主体(12)的表面上，使得其纵轴垂直于半导体主体的表面而延伸。
文档编号H01L29/737GK101015067SQ200580024381
公开日2007年8月8日 申请日期2005年7月7日 优先权日2004年7月20日
发明者雷德弗里德斯·A·M·胡尔克斯, 普拉巴特·阿加瓦尔, 亚伯拉翰·R·巴尔克能德, 彼得鲁斯·H·C·马格涅, 梅拉妮·M·H·瓦格曼斯, 埃里克·P·A·M·巴克斯, 埃尔温·海曾 申请人:皇家飞利浦电子股份有限公司